verilog教程清華微電所(編輯修改稿)
2025-06-16 23:42 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 方式 ? 上述方式的混合 模塊 簡(jiǎn)單的例子（數(shù)據(jù)流方式） module HalfAdder(A, B, Sum, Carry)。 input A, B。 output Sum, Carry。 assign 2 Sum=A^B。 assign 5 Carry=Aamp。B。 endmodule 時(shí)延 編譯器將在仿真時(shí)將時(shí)延與物理時(shí)間相關(guān)聯(lián) 時(shí)延根據(jù)時(shí)間單位定義 `timescale 1ns/100ps 前者為時(shí)間單位，后者為時(shí)間精度 assign 2 Sum=A^B。 數(shù)據(jù)流描述方式 使用連續(xù)賦值語(yǔ)句 assign [delay] LHS_=RHS_expression。 半加器的例子 module HalfAdder(A, B, Sum, Carry)。 input A, B。 output Sum, Carry。 assign 2 Sum=A^B。 assign 5 Carry=Aamp。B。 endmodule 行為描述方式 使用過程語(yǔ)句描述： ? initial語(yǔ)句：只執(zhí)行一次 ? always語(yǔ)句：循環(huán)重復(fù)執(zhí)行 行為描述方式 半加器的例子： module HalfAdder(A, B, Sum, Carry)。 input A, B。 output Sum, Carry。 always@(A or B) begin Sum=A^B。 Carry=Aamp。B。 end en
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1