【文章內(nèi)容簡介】 。 next_state = loadPc4。 when loadPc4 = vma = 39。139。 rw = 39。039。 if ready = 39。139。 then instrWr = 39。139。 next_state = execute。 else next_state = loadPc4。 end if。 when add2= regSel=instrReg(5 downto 3)。 regRd=39。139。 opRegWr=39。139。 next_state=add3。 when add3= 14 opRegRd=39。139。 regSel=instrReg(2 downto 0)。 next_state=add4。 when add4= opRegRd=39。139。 regSel=instrReg(2 downto 0)。 regRd=39。139。 opRegRd=39。139。 alusel = plus。 shiftsel = shftpass。 next_state=add5。 when add5= opRegRd=39。139。 regSel=instrReg(2 downto 0)。 regRd=39。139。 alusel = plus。 outRegWr=39。139。 opRegRd=39。139。 alusel = plus。 shiftsel = shftpass。 next_state=add6。 when add6= outRegWr=39。139。 outRegRd=39。139。 next_state=add7。 when add7= outRegRd=39。139。 regSel=instrReg(2 downto 0)。 regWr=39。139。 next_state=incPc。 when incPc = progtrRd = 39。139。 alusel = inc。 shiftsel = shftpass。 next_state = incPc2。 when incPc2 =progtrRd = 39。139。 alusel = inc。 shiftsel = shftpass。 outregWr = 39。139。 next_state = incPc3。 when incPc3 = outregRd = 39。139。 next_state = incPc4。 15 when incPc4 = outregRd = 39。139。 progtrWr = 39。139。 addrregWr = 39。139。 next_state = incPc5。 when incPc5 = vma = 39。139。 rw = 39。039。 next_state = incPc6。 when incPc6 = vma = 39。139。 rw = 39。039。 if ready = 39。139。 then instrWr = 39。139。 next_state = execute。 else next_state = incPc6。 end if。 when others = next_state = incPc。 end case。 end process。 controlffProc: process(clock, reset) begin if reset = 39。139。 then current_state = reset1 。 elsif clock39。event and clock = 39。139。 then current_state = next_state 。 end if。 end process。 移位寄存器 SHIFT a[ 15. . 0]s el[ 2. . 0]y [ 15. . 0]s hif tins t 5 移位寄存器 SHIFT 在 CPU 中實現(xiàn)移位和循環(huán)操作。 SHIFT 的輸入總線為 16 位，輸出總線也是 16 位，輸入信號 sel 決定執(zhí)行哪一種轉(zhuǎn)移。 移位的類型有通過、左移和右移、左循環(huán)右移和右循環(huán)右移。 16 ⑴ ⑵ ⑶ ⑷ ⑸ ⑹ ⑺ ⑻a[ 15. .0]enc lkq[ 15. .0]triregins t6代碼： library IEEE。 use 。 use 。 use 。 entity shift is port (a: in bit16。 sel: in t_shift。 y: out bit16)。 end shift。 architecture rtl of shift is begin shiftproc: process(a, sel) begin case sel is when shftpass = y=a。 000: shftpass when sftl = y = a(14 downto 0) amp。 39。039。 001: sftl when sftr = y =39。039。 amp。 a(15 downto 1)。 010: sftr when rotl = y =a(14 downto 0) amp。 a(15)。 011: rotl when rotr = y =a(0) amp。 a(15 downto 1)。 100: rotr when others = y = 0000000000000000 。 end case。 end process。 end rtl。 波形圖： 當(dāng) sel=000 時，表示直通；當(dāng) sel=001 時，表示無符號左移；當(dāng) sel=010 時，表示無符號右移；當(dāng) sel=011 時，表示循環(huán)左移；當(dāng) sel=100 時，表示循環(huán)右移；當(dāng)sel為其他值時，輸出為 0. 三態(tài)寄存器 TRIREG 代碼： 17 library IEEE。 use 。 use 。 use 。 entity trireg is port( a : in bit16。 en : in std_logic。 clk : in std_logic。 q : out bit16)。 end trireg。 architecture rtl of trireg is signal val : bit16。 begin triregdata: process begin wait until clk39。event and clk = 39。139。 val = a。 end process。 trireg3st: process(en, val) begin if en = 39。139。 then q = val 。 elsif en = 39。039。 then q = ZZZZZZZZZZZZZZZZ 。 exemplar_translate_off else q = XXXXXXXXXXXXXXXX 。 exemplar_translate_on end if。 end process。 end rtl。 波形圖： 實驗總結(jié)與心得 通過這次做實驗，熟練地掌握了 quartus 的使用方法，能夠很熟練的進行實驗了。 由于這個實驗有參考的 verilogHDL 程序，可以直接翻譯過來，所以做起來還是比較輕松的，通過做這次實驗，在用 VHDL 寫出狀態(tài)控制器之外，還了解了一 18 些 verilogHDL 的基本語法知識，這對于以后學(xué)習(xí)該語言有一定的作用。 做這個實驗的時候，出現(xiàn)的問題少，自己對軟件的使用也比較熟練了，這驗證了孰能生巧這一事實，以后還要多多的聯(lián)系，實際操作，做一些課題。 程序調(diào)試時，用了比較多的 時間，可以說這個程序是調(diào)試出來的，而不是寫出來的。 通過這次實驗，對 CPU 的工作原理有了深入的了解，也知道了機器碼的實現(xiàn)方法，對自己的學(xué)習(xí)有很大的幫助。 14 大學(xué)本科生畢業(yè)設(shè)計 （論文） 撰寫規(guī)范 本科生畢業(yè)設(shè)計（論文）是學(xué)生在畢業(yè)前提交的一份具有一定研究價值和實用價值的學(xué)術(shù)資料。它既是本科學(xué)生開始從事工程設(shè)計、科學(xué)實驗和科學(xué)研究的初步嘗試，也是學(xué)生在教師的指導(dǎo)下，對所進行研究的適當(dāng)表述，還是學(xué)生畢業(yè)及學(xué)位資格認定的重要依據(jù)。畢業(yè)論文撰寫是本科生培養(yǎng)過程中的基本訓(xùn)練環(huán)節(jié)之一，應(yīng)符合國家及各專業(yè)部門制定的 有關(guān)標準，符合漢語語法規(guī)范。指導(dǎo)教師應(yīng)加強指導(dǎo)，嚴格把關(guān)。 論文結(jié)構(gòu)及要求 論文包括題目、中文摘要、外文摘要、目錄、正文、參考文獻、致謝和附錄等幾部分。 題目 論文題目應(yīng)恰當(dāng)、準確地反映論文的主要研究內(nèi)容。不應(yīng)超過 25 字，原則上不得使用標點符號，不設(shè)副標題。 摘要與關(guān)鍵詞 摘要 本科生畢業(yè)設(shè)計（論文）的摘要均要求用中、英兩種文字給出，中文在前。 摘要應(yīng)扼要敘述論文的研究目的、研究方法、研究內(nèi)容和主要結(jié)果或結(jié)論，文字要精煉，具有一定的獨立性和完整性，摘要一般應(yīng)在 300 字左右。摘要中不宜使用公式、圖表，不標注引用文獻編號，避免將摘要寫成目錄式的內(nèi)容介紹。 關(guān)鍵詞 關(guān)鍵詞是供檢索用的主題詞條，應(yīng)采用能覆蓋論文主要內(nèi)容的通用技術(shù)詞條（參照相應(yīng)的技術(shù)術(shù)語標準），一般列 3～ 5 個，按詞條的外延層次從大到小排列，應(yīng)在摘要中出現(xiàn)。 目錄 目錄應(yīng)獨立成頁，包括論文中全部章、節(jié)的標題及頁碼。 15 論文正文 論文正文包括緒論、論文主體及結(jié)論等部分。 緒論 緒論一般作為論文的首篇。緒論應(yīng)說明選題的背景、目的和意義，國內(nèi)外文獻綜述以及論 文所要研究的主要內(nèi)容。 文管類論文的緒論是畢業(yè)論文的開頭部分，一般包括說明論文寫作的目的與意義，對所研究問題的認識以及提出問題。緒論只是文章的開頭，不必寫章號。 畢業(yè)設(shè)計（論文）緒論部分字數(shù)不多于全部論文字數(shù)的 1/4。 論文主體 論文主體是論文的主要部分，要求結(jié)構(gòu)合理，層次清楚，重點突出，文字簡練、通順。論文主體的內(nèi)容要求參照《大學(xué)本科生畢業(yè)設(shè)計（論文）的規(guī)定》第五章。 論文主體各章后應(yīng)有一節(jié)“本章小結(jié)”。 結(jié)論 結(jié)論作為單獨一章排列，但不加章號。 結(jié)論是對整 個論文主要成果的歸納，要突出設(shè)計（論文）的創(chuàng)新點，以簡練的文字對論文的主要工作進行評價，一般為 400～ 1 000 字。 參考文獻 參考文獻是論文不可缺少的組成部分，它反映了論文的取材來源和廣博程度。論文中要注重引用近期發(fā)表的與論文工作直接有關(guān)的學(xué)術(shù)期刊類文獻。對理工類論文，參考文獻數(shù)量一般應(yīng)在 15 篇以上，其中學(xué)術(shù)期刊類文獻不少于 8 篇，外文文獻不少于 3 篇；對文科類、管理類論文，參考文獻數(shù)量一般為 10～ 20 篇，其中學(xué)術(shù)期刊類文獻不少于 8 篇，外文文獻不少于 3 篇。 在論文正文中必須有參考文獻的編號，參 考文獻的序號應(yīng)按在正文中出現(xiàn)的順序排列。 產(chǎn)品說明書、各類標準、各種報紙上刊登的文章及未公開發(fā)表的研究報告（著名的內(nèi)部報告如 PB、 AD 報告及著名大公司的企業(yè)技術(shù)報告等除外）不宜做為參考文獻引用。但對于工程設(shè)計類論文，各種標準、規(guī)范和手冊可作為參考文獻。 引用網(wǎng)上參考文獻時，應(yīng)注明該文獻的準確網(wǎng)頁地址，網(wǎng)上參考文獻不包含在上述規(guī)定的文獻數(shù)量之內(nèi)。 16 致謝 對導(dǎo)師和給予指導(dǎo)或協(xié)助完成論文工作的組織和個人表示感謝。內(nèi)容應(yīng)簡潔明了、實事求是，避免俗套。 附錄 如 開題報告 、文獻綜述、外 文譯文及外文文獻復(fù)印件、公式的推導(dǎo)、程序流程圖、圖紙、數(shù)據(jù)表格等有些不宜放在正文中，但有參考價值的內(nèi)容可編入論文的附錄中。 17 論文書寫規(guī)定 論文正文字數(shù) 理工類 論文正文字數(shù)不少于 20 000 字。 文管類 論文正文字數(shù) 12 000－ 20 000 字。其中漢語言文學(xué)專業(yè)不少于 7 000 字。 外語類 論文正文字數(shù) 8 000－ 10 000 個外文單詞。 藝術(shù)類 論文正文字數(shù) 3 000～ 5 000 字。 論文書寫 本科生畢業(yè)論文用 B5 紙 計算機排版、編輯與雙 面打印 輸出 。 論文版面 設(shè)置為：畢業(yè)論文 B5 紙