【正文】 sr lm/m2 s1 J/kg J/kg 表 24 國家選定的非國際單位制單位 量的名稱 單位名稱 單位符號 換算關系和說明 時 間 分 [小 ]時 天（日） min h d 1min=60s 1h=60min=3 600s 1d=24h=86 400s 30 平面角 [角 ]秒 [角 ]分 度 (″ ) (′ ) (176。 m/s2 N/m2 N m）； θ f —— 試樣斷裂時的單位長度上的相對扭轉角， dφ d l 26 θ f = （ rad/mm ）。 公式 公式序號的右側符號靠右邊線頂邊排寫。目錄中各章題序及標題用小四號黑體，其余用小四號宋體 ,行距為 20 磅。 英文選用字體： Times New Roman，字號與中文摘要相同。 論文的中文和外文摘要屬二次文獻置于目錄前，并編入目錄，按第一層次（章）的編輯要求處理。 第三層次（條）題序和標題用四號黑體字。 第一層次（章）題序和標題用小二號黑體字。行距固定值 20磅，（段落中有數(shù)學表達式時，可根據(jù)表達需要設置該段的行距），裝訂時附錄內(nèi)容加封面 大學畢業(yè)設計 /論文評審意見表 B5紙，單面打印，不編頁碼 大學畢業(yè)設計 /論文答辯委員會評語表 B5紙，單面打印，不編頁碼 注： /論文模版用 Word 2021 文檔排版， 詳見教務處網(wǎng)頁 “文檔下載” “實踐教學用表”中畢業(yè)設計 /論文模版，下載的模版文檔會變形需要進行整理。每字間空1格 ,要求字體居中 年 月 宋體字小三號，行距固定值 20磅 , 間距段前、段后分別為 行。 附錄 理工類論文附錄的序號采用“附錄 1”、“附錄 2”等，附錄順序為開題報告、文獻綜述、 外文文獻 的中文 譯文 及 外文復印件 等。照片采用光面相紙，不宜用布紋相紙。 插圖編排 插圖與其圖題為一個整體，不得拆開排寫于兩頁。引用圖應說明 出處，在圖題右上角加引用文獻編號。圖號按章編排，如第 1 章第一圖的圖號為“圖11”等。 電氣圖：圖形符號、文字符號等應符合附錄 6 所列有關標準的規(guī)定。 21 表格容量較大，必要時表格也可分為兩段或多段（這只能發(fā)生在轉頁時），轉頁分段后的每一續(xù)表的表頭都應重新排字，重排表頭的續(xù)表上方右側應注明（續(xù)表）字樣。 表內(nèi)文字說明不加標點。 全表如用同一單位，將單位符號移到表頭右上角，加圓括號（見附錄 4 中的例 2）。表序與表名之間空一格，表名中不允許使用標點符號，表名后不加標點。 公式中用斜線表示“除”的關系時，若分母部分為乘積應采用括號，以免含糊不清，如a/(bcosx)。若公式前有文字（如“解”、“假定”等），文字頂格書寫，公式仍居中寫。 計量單位符號一律用正體。 km”，“ t/（人 采用英語縮寫詞時，除本行業(yè)廣泛應用的通用縮寫詞外，文中第一次出現(xiàn)的縮寫詞應該用括號注明英文全文。標準中未規(guī)定的術語要采用行業(yè)通用術語或名稱。換行時與作者名第一個字對齊。會議年份與出 版年相同者省略“出版年”。外文姓名按國際慣例，將作者名的縮寫置前，作者姓置后。 參考文獻書寫格式應符合 GB7714－ 1987《文后參考文獻著錄規(guī)則》。當提及的參考文獻為文中直接說明時，其序號應該與正文排齊，如“由文獻 [8， 10～ 14]可知”。層次代號格式見表 1 和表 2。 各章標題要突出重點、簡明扼要。 目錄 目錄應包括論文中全部章節(jié)的標題及頁碼，含中、外文摘要；正文章、節(jié)題目； 參考文獻；致謝；附錄。 頁碼 用小五號字，居中標于頁面底部 。單數(shù)頁眉的文字為“章及標題”；雙數(shù)頁眉的文字為“大學本科生畢業(yè)設計（論文）”。 論文版面 設置為：畢業(yè)論文 B5 紙 、 縱向、 為 橫排 、 不分欄， 上下頁邊距分別為 和 2cm， 左右 頁邊距分別為 和 2cm，對稱頁邊距、 左側裝訂 并裝訂線為 0cm、 奇偶頁不同、無網(wǎng)格。其中漢語言文學專業(yè)不少于 7 000 字。內(nèi)容應簡潔明了、實事求是，避免俗套。 產(chǎn)品說明書、各類標準、各種報紙上刊登的文章及未公開發(fā)表的研究報告（著名的內(nèi)部報告如 PB、 AD 報告及著名大公司的企業(yè)技術報告等除外）不宜做為參考文獻引用。 參考文獻 參考文獻是論文不可缺少的組成部分，它反映了論文的取材來源和廣博程度。論文主體的內(nèi)容要求參照《大學本科生畢業(yè)設計（論文）的規(guī)定》第五章。 文管類論文的緒論是畢業(yè)論文的開頭部分，一般包括說明論文寫作的目的與意義，對所研究問題的認識以及提出問題。 目錄 目錄應獨立成頁，包括論文中全部章、節(jié)的標題及頁碼。 摘要與關鍵詞 摘要 本科生畢業(yè)設計（論文）的摘要均要求用中、英兩種文字給出，中文在前。指導教師應加強指導，嚴格把關。 通過這次實驗，對 CPU 的工作原理有了深入的了解，也知道了機器碼的實現(xiàn)方法，對自己的學習有很大的幫助。 波形圖： 實驗總結與心得 通過這次做實驗，熟練地掌握了 quartus 的使用方法，能夠很熟練的進行實驗了。 exemplar_translate_off else q = XXXXXXXXXXXXXXXX 。 then q = val 。 val = a。 architecture rtl of trireg is signal val : bit16。 en : in std_logic。 use 。 end case。 a(15)。039。 000: shftpass when sftl = y = a(14 downto 0) amp。 sel: in t_shift。 use 。 移位寄存器 SHIFT a[ 15. . 0]s el[ 2. . 0]y [ 15. . 0]s hif tins t 5 移位寄存器 SHIFT 在 CPU 中實現(xiàn)移位和循環(huán)操作。139。139。 when others = next_state = incPc。139。039。 next_state = incPc6。 when incPc5 = vma = 39。139。 next_state = incPc4。139。139。 alusel = inc。139。 when add7= outRegRd=39。139。 alusel = plus。 outRegWr=39。 regSel=instrReg(2 downto 0)。 shiftsel = shftpass。139。 when add4= opRegRd=39。 when add3= 14 opRegRd=39。139。 else next_state = loadPc4。139。139。 rw = 39。139。 next_state = loadPc2。 when loadPc = progtrWr=39。 regsel = instrReg(2 downto 0)。139。 outregWr = 39。 regRd = 39。 next_state = loadPc。 if ready = 39。 when bgtI10 = vma = 39。139。 addrregWr = 39。 when bgtI8 = outregRd = 39。 next_state = bgtI7。 alusel = inc。 shiftSel = shftpass。 end if。 if pout = 39。 regSel = instrReg(2 downto 0)。 next_state = bgtI4。 regSel = instrReg(2 downto 0)。139。 when bgtI2 = regSel = instrReg(5 downto 3)。139。039。 next_state = braI6。 when braI5 = vma = 39。139。 next_state = braI4。139。139。 regWr=39。 11 next_state = loadI7。139。139。 rw = 39。139。139。 when loadI3 = outregRd = 39。 shiftsel = shftpass。 next_state = incPc。139。 when move3 = outRegRd = 39。 shiftsel = shftpass。 when move2 = regSel = instrReg(5 downto 3)。139。 when store4 = 10 regSel = instrReg(5 downto 3)。 when store3 = regSel = instrReg(5 downto 3)。139。139。 rw = 39。039。 next_state = load3。 regRd = 39。 regWr = 39。 next_state = rotl4。139。139。 when others = next_state = incPc。 when 11101= rotl regSel = instrReg(2 downto 0)。 when 01101= add regSel = instrReg(5 downto 3)。139。139。 shiftsel = shftpass。 next_state = loadI2。 when 00100 = loadI progtrRd = 39。139。139。139。 end if。 then instrWr = 39。 rw = 39。039。 next_state = reset5。 progCntrWr = 39。 when reset4 = outRegRd = 39。 next_state = reset3。 when reset2 = aluSel = zero。039。039。 regSel = 000。 opRegWr = 39。 aluSel = alupass。039。039。 architecture rtl of control is signal current_state, next_state : state。 regWr : out std_logic。 opRegWr : out std_logic。 shiftSel : out t_shift。 addrRegWr : out std_logic。 pout : in std_logic。 use 。之中，輸入信號有： 指令信號 instrReg[15..0] 、比較器輸出狀態(tài)、存儲器就緒信號 ready 和 CPU 復位信號 reset 。 end process。139。 end if。 begin if clk39。 end regarray。 entity regarray is port (data: in bit16。 代碼： library IEEE。 波形圖： 寄存器陣列 AYRREGAR dat a[ 15. .0]s el[ 2. .0]enc lkq[ 15. .0]regarrayins t10 在執(zhí)行指令時，寄存器中存儲指令所處理的立即數(shù)，可對寄存器進行讀或寫操作。 end if。 after 1ns。 after 1ns。139。039。 when gte = if a=b then pout = 39。 010: gt 4 else pout = 39。 end if。 after 1ns。 after 1ns。139。 sel: in t_p。 use 。 end rtl。 when zero = c = 0000000000000000 。 when plus = c = a + b 。 when andOp = c = a and b 。