基于arm的lcd顯示系統(tǒng)的設計(編輯修改稿)
2024-10-08 13:04 本頁面
【文章內容簡介】 一個 VFRAME信號 ,開始新一幀的顯示。 ? VLINE： LCD 控制器和 LCD驅動器之間的行同步信號 ,LCD 控制器在整行數(shù)據移入 LCD驅動器后插入一個 VLINE 信號。 ? VCLK： LCD控制器和 LCD驅動器之間的像素時鐘信號 , 由 LCD控制器送出的數(shù)據在 VCLK 的上升沿處送出 ,在 VCLK 的下降沿處被 LCD 驅動器采樣。 ? VM：數(shù)據輸出使能信號 ,在 VM 信號躍變成高電平后行數(shù)據信號開始由LCD控制器輸出至 LCD驅動器 ,當 VM信號躍變?yōu)榈碗娖胶髷?shù)據輸出停止。 ? 數(shù)據線：也就是 RGB 信號線 ,S3C2440A LCD 控制器有 VD[0:23]共 24 根數(shù)據線 ,數(shù)據格式不同 ,接線方式就不同。本文用的是 RGB565 方式 ,只需要16 根數(shù)據線 (紅色 5根 ,綠色 6根 ,藍色 5根 )。其數(shù)據線接線方式如表 1所示： 山東建筑大學信息與 電氣工程學院課程說明書 4 ? 圖 2 LCD 控制器電路 山東建筑大學信息與 電氣工程學院課程說明書 5 時序和數(shù)據匹配電路 由于 S3C2440A 的 LCD 控制器與 LCD 屏 LQ035Q7DH01 在數(shù)據格式及顯示時序上無法匹 配 ,需要選用一種時序控制 IC或者用 CPLD(也就是通常所說的 LCD伴侶芯片 )來對不同數(shù)據格式的數(shù)據接口進行映射。但 CPLD 面積較大、成本較高 ,因而通常只在需要對電路進行靈活配置的情況下才使用。本文時序控制 IC 選用夏普公司的 LZ9FC22。該芯片專用于對 TFT 型 QVGA 屏幕 (屏幕分辨率 320 240)的LCD進行時序控制。這是一個 18bit(R6G6B6)的控制器 ,由于本文采用的是RGB565 16 位工作模式 ,所以將其輸入引腳 R0 和 B0接地。時序和數(shù)據匹配電路如圖所示： 山東建筑大學信息與 電氣工程學院課程說明書 6 圖 3 時序和數(shù)據匹配電路 多路電壓產生電路 山東建筑大學信息與 電氣工程學院課程說明書 7 圖 4 多路電壓產生電路 顯示驅動和 LQ035Q7DH01 的接口電路 山東建筑大學信息與 電氣工程學院課程說明書 8 顯示驅動和 LQ035Q7DH01 的接口電路如圖所示： 圖 5 顯示驅動和 LQ035Q7DH01 的接口電路 山東建筑大學信息與 電氣工程學院課程說明書 9 顯示系統(tǒng)整體結構框圖 圖 6 整體結構框圖 顯示系統(tǒng)軟件編寫 文中根據需要為 S3C2440A 的 LCD 控制器定義了一
環(huán)評公示相關推薦
鄂ICP備17016276號-1