【文章內容簡介】 IF CNT8 = 11111111 THENCNT8 := DD。 當CNT8計數(shù)計滿時，輸入數(shù)據(jù)D被同步預置給計數(shù)器CNT8FULL = 39。139。 同時使溢出標志信號FULL輸出為高電平ELSE CNT8 := CNT8 + 1。 否則繼續(xù)作加1計數(shù)FULL = 39。039。 且輸出溢出標志信號FULL為低電平END IF。END IF。END PROCESS P_REG 。P_DIV: PROCESS(FULL)VARIABLE CNT2 : STD_LOGIC。BEGINIF FULL39。EVENT AND FULL = 39。139。 THENCNT2 := NOT CNT2。 如果溢出標志信號FULL為高電平，D觸發(fā)器輸出取反IF CNT2 = 39。139。 THEN FOUT = 39。139。 ELSE FOUT = 39。039。END IF。 END IF。 END PROCESS P_DIV 。END。圖2 分頻器仿真波形 RTL電路圖圖3 分頻器RTL電路圖 計數(shù)器設計 計數(shù)器及其應用計數(shù)是一種最簡單基本的運算，計數(shù)器就是實現(xiàn)這種運算的邏輯電路，計數(shù)器在數(shù)字系統(tǒng)中主要是對脈沖的個數(shù)進行計數(shù)，以實現(xiàn)測量、計數(shù)和控制的功能，同時兼有分頻功能，計數(shù)器是由基本的計數(shù)單元和一些控制門所組成，計數(shù)單元則由一系列具有存儲信息功能的各類觸發(fā)器構成，這些觸發(fā)器有RS觸發(fā)器、T觸發(fā)器、D觸發(fā)器及JK觸發(fā)器等。計數(shù)器在數(shù)字系統(tǒng)中應用廣泛，如在電子計算機的控制器中對指令地址進行計數(shù)，以便順序取出下一條指令，在運算器中作乘法、除法運算時記下加法、減法次數(shù)，又如在數(shù)字儀器中對脈沖的計數(shù)等等。計數(shù)器可以用來顯示產品的工作狀態(tài)，一般來說主要是用來表示產品已經(jīng)完成了多少份的折頁配頁工作。它主要的指標在于計數(shù)器的位數(shù)，常見的有3位和4位的。很顯然，3位數(shù)的計數(shù)器最大可以顯示到999，4位數(shù)的最大可以顯示到9999。在數(shù)字電子技術中應用的最多的時序邏輯電路。計數(shù)器不僅能用于對時鐘脈沖計數(shù)，還可以用于分頻、定時、產生節(jié)拍脈沖和脈沖序列以及進行數(shù)字運算等。但是并無法顯示計算結果，一般都是要通過外接LCD或LED屏才能顯示。 計數(shù)器源程序及其仿真 （1） 十進制計數(shù)器加數(shù)的合法設計范圍為0到9，故當輸入的加數(shù)大于9的時候要將其統(tǒng)一變換成0。本實驗采用一個帶有異步復位和同步時鐘使能的十進制加法計數(shù)器，這種計數(shù)器有許多實際的用處。如果rst為“1”，將對時鐘清零；如果為1，且有clk信號，則允許計數(shù)器就數(shù)，若計數(shù)器小于9，計數(shù)器加1，否則清零。第二個if語句功能是當計數(shù)器cqi的只達到9時產生進位溢出信號。library ieee。use 。use 。entity t10 is port (rst,clk,ena:in std_logic。 cout: out std_logic。 outy :out std_logic_vector(3 downto 0))。end t10。architecture behv of t10 isbeginprocess (rst,ena,clk)variable cqi :std_logic_vector(3 downto 0)。beginif rst=39。139。 then cqi :=(others =39。039。)。elsif clk39。event and clk=39。139。 thenif ena =39。139。 thenif cqi 9 then cqi:=cqi+1。cout=39。039。elsif cqi=9 thencqi :=(others =39。039。)。cout=39。139。end if。elsif ena=39。039。 then cqi:=(others =39。039。)。end if。end if。outy =cqi。end process。end behv。圖4 十進制計數(shù)器仿真波形（2）四位計數(shù)器下面是一含計數(shù)使能、異步復位功能的4位計數(shù)器, rst是異步清信號,高電平有效。library ieee。use 。entity t10_4 isport(clkk,rst,ena:in std_logic。 d:out std_logic_vector(15 downto 0))。end entity。architecture one of t10_4 isponent t10 port (rst,clk,ena:in std_logic。 cout: out std_logic。 outy :out std_logic_vector(3 downto 0))。end ponent。signal e:std_logic_vector(3 downto 0)。beginu1:t10 port map(clk=clkk,rst=rst,ena=ena,cout=e(0),outy=d(3 downto 0))。u2:t10 port map(clk=e(0),rst=rst,ena=ena,cout=e(1),outy=d(7 downto 4))。u3:t10 port map(clk=e(1),rst=rst,ena=ena,cout=e(2),outy=d(11 downto 8))。u4:t10 port map(clk=e(2),rst=rst,ena=ena,cout=e(3),outy=d(15 downto 12))。end architecture one。 鎖存器設計 鎖存器及其應用所謂鎖存器，就是輸出端的狀態(tài)不會隨輸入端的狀態(tài)變化而變