【文章內(nèi)容簡(jiǎn)介】 而且后者的定時(shí)精度直接影響輸出脈沖波形的頻率精度。同時(shí)考慮到系統(tǒng)顯示及按鍵處理的因素，本系統(tǒng)采用了雙 CPU系統(tǒng)設(shè)計(jì)構(gòu)架。 主系統(tǒng)主要負(fù)責(zé)顯示按鍵管理、電鍍時(shí)間控制以及運(yùn)行中的暫停等控制；從系統(tǒng)主要負(fù)責(zé)產(chǎn)生開關(guān)管的驅(qū)動(dòng)脈沖。數(shù)字控制系統(tǒng)的原理可用圖 41 表示： 數(shù)控電源的設(shè)計(jì) 14 主CP U從CP U驅(qū)動(dòng)電路斬波電路數(shù)碼管顯示接口 鍵盤運(yùn)行暫停結(jié)束等控制接口 圖 41 雙 CPU 系統(tǒng)原理示意圖 Figure 41 pair of CPU system principle schematic drawing 雙 CPU系統(tǒng)的關(guān)鍵是主、從 CPU之間的協(xié)調(diào)與通信實(shí)現(xiàn)。實(shí)現(xiàn)的約素是： 1)能夠滿足系統(tǒng)的實(shí)時(shí)性要求，響應(yīng)及時(shí)，并能完成系統(tǒng)的所有設(shè)計(jì)功能： 2)軟、硬件實(shí)現(xiàn)不能過于復(fù)雜。 雙 CPU 系統(tǒng)的若干形式 RAM 方式 使用一個(gè) CPU有時(shí)會(huì)導(dǎo)致軟件編寫復(fù)雜，尤其當(dāng)多個(gè)外圍芯片發(fā)生中斷 請(qǐng)求時(shí)，容易到成數(shù)據(jù)處理的延誤。采用雙口 RAM 的雙 CPU 電路，整個(gè)電路分成 2 大部分，每個(gè)編有單獨(dú)的程序 ,各管理 1 部分 ,這樣可以減少軟件的編寫的難度 ,增加儀器工作的可靠性 .雙口RAM 產(chǎn)品的型號(hào)和規(guī)格較多，作為 2 個(gè) CPU 交換信息的媒介，主 CPU 和次 CPU均可通過與雙口 RAM 相連的總線對(duì)雙口 RAM 進(jìn)行讀 /寫。由于雙口 RAM 大多具有雙總線，而且具有總線仲裁機(jī)構(gòu)，因此這種方式的特點(diǎn)是硬件簡(jiǎn)單，但成本相對(duì)較高。這種方式的實(shí)現(xiàn)原理可用圖 42 來(lái)表示： CP U1CP U2總線狀態(tài)片選總線狀態(tài)片選左總線 右總線雙口 RA M 遼寧工程技術(shù)大學(xué)畢業(yè)設(shè)計(jì)（論文） 15 圖 42 雙口 RAM 方式雙 CPU 系統(tǒng) Figure 42 pair of mouth RAM way double CPU system 2．采用并口通信方式 采用這種方式的主要有兩種： (1)直接連接方式。 它是將兩個(gè) CPU通過并行接口連接起來(lái)，實(shí)現(xiàn)協(xié)調(diào)與交流。圖 P34， P35 作為握手聯(lián)絡(luò)信號(hào)。顯然這種方式是以犧牲并行接口為代價(jià)的。索然是半雙工通信方式，但由于是并行通信方式，速度還是比串口方式要快。在并行接口緊張的應(yīng)用場(chǎng)合，需要權(quán)衡。 CPU 1CPU 28p1p34p35p1p34p35 圖 43 直 接并行方式 Figure 43 direct parallel way (2)間接連接方式 間接連接方式一般是通過并行接口電路來(lái)實(shí)現(xiàn)的。 CPU 1CPU 2片選 片選P0A0讀 / 寫A0讀 / 寫P0PAPBPC815 5 815 5 圖 44 間接并行方式 Figure 44 indirect parallel way 3 采用串行通信方式 數(shù)控電源的設(shè)計(jì) 16 串行通信方式，即主、從 CPU之間通過串行口或模擬串行接口進(jìn)行協(xié)調(diào)和交流。這種方式的特點(diǎn)是硬件簡(jiǎn)單，軟件實(shí)現(xiàn)也很方便；但實(shí)時(shí)性相對(duì)較差，只適應(yīng)于數(shù)據(jù)量小的場(chǎng)合。 系統(tǒng)硬件的設(shè)計(jì) 基于 89C52 的主系統(tǒng)設(shè)計(jì) 1 主系統(tǒng)電原理設(shè)計(jì) 按照設(shè)計(jì)要求及方案，確定系統(tǒng)的功能模塊有顯示／按鍵電路、復(fù)位與看門狗電路、主 CPU系統(tǒng)、從 CPU系統(tǒng)、脈沖驅(qū)動(dòng)放電路及脈沖電源的其他電路等。 2 主系統(tǒng)分析 (1)復(fù)位與看門狗電路 按照系統(tǒng)的設(shè)計(jì)要求及長(zhǎng)期連續(xù)運(yùn)行、工作環(huán)境惡劣等實(shí)際情況，本系統(tǒng)的復(fù)位必須考慮以下 3 種情況： 上電復(fù)位、手動(dòng)復(fù)位及看門狗定時(shí)器溢出復(fù)位；因此，采用 MAX813L 電源監(jiān)視電路。主 CPU、從 CPU 系統(tǒng)共用復(fù)位信號(hào)，木的是當(dāng)系統(tǒng)中的任何一個(gè)子系統(tǒng)運(yùn)行時(shí)常時(shí)，必須共同復(fù)位，以回復(fù)待機(jī)狀態(tài)，避免錯(cuò) 誤運(yùn)行。雖然“喂狗”信號(hào)來(lái)自主 CPU，表面上看，從系統(tǒng)的失常不至于引起監(jiān)視電路輸出復(fù)位信號(hào)；但事實(shí)上，如果對(duì)從系統(tǒng)的軟件進(jìn)行適當(dāng)處理，當(dāng)從系統(tǒng)工作失常后，也能讓主系統(tǒng)感知，然后強(qiáng)制電源監(jiān)視電路復(fù)位，也可以達(dá)到引起復(fù)位的目的。這里，比較好的做法是利用通信握手信號(hào) SCOMM，即在從傳統(tǒng)的非常正常程序區(qū)的握手信號(hào)始終無(wú)效，此時(shí)主系統(tǒng)的串行查詢程序反復(fù)查詢，使得“喂狗”信號(hào)無(wú)法及時(shí)送出，從而引起溢出復(fù)位。 (2)主 CPU系統(tǒng) 主 CPU 系統(tǒng)主要管理顯示電路、按鍵電路、運(yùn)行狀態(tài)控制及向從 CPU 系統(tǒng)發(fā)出脈沖參數(shù)等，核心是 89C52 單片機(jī)。其中的 PKEY 開關(guān)為暫停開關(guān)，通過 P12 與單片機(jī)接口，暫停時(shí)通過 P11 控制暫停指示燈發(fā)出光指示?！拔构贰毙盘?hào)由 P12 輸出，其實(shí)質(zhì)是一個(gè)負(fù)脈沖。主、從 CPU 系統(tǒng)的握手信號(hào)為 R/P。其中 R/P 用來(lái)由主 CPU 控制從 CPU 的運(yùn)行與暫停， SCOMM 信號(hào)是從 CPU向主 CPU指示通信狀態(tài)的，成功結(jié)束有效；否則無(wú)效。 主系統(tǒng)顯示電路 考慮到電鍍的生產(chǎn)實(shí)際，顯示采用數(shù)碼管；同時(shí)為了減輕主 CPU的負(fù)擔(dān)，簡(jiǎn)化硬件設(shè)備，顯示 /鍵盤電路通過 8279 專用接口芯片與單片機(jī)接口。由于系統(tǒng)設(shè)置 TON， TOFF， T遼寧工程技術(shù)大學(xué)畢業(yè)設(shè)計(jì)（論文） 17 等參數(shù)的要求，以及運(yùn)行中的電鍍時(shí)間的倒計(jì)時(shí)的需要，一共用了 3 組數(shù)碼管，每組 4 個(gè)數(shù)碼管。前 2 個(gè)參數(shù)的范圍為 ~，而后 1 個(gè)參數(shù)的范圍為 0~9999s，符合 8279的設(shè)計(jì)能力。 數(shù)碼管采用小型超高亮共陰數(shù)碼管。為了有所區(qū)別，前 2 個(gè)參數(shù)的顯示采用綠色，后1 個(gè)參數(shù)的顯示采用紅色。 TON， TOFF 參數(shù)在運(yùn)行中始終顯示，而 T 參數(shù)則以秒為單位倒計(jì)時(shí)顯示，到 0 結(jié)束運(yùn)行。通過 P15 引腳向 MAX813L 發(fā)出 RSTK1 信號(hào)，使系統(tǒng)復(fù)位，也即停止從 CPU的脈沖輸出，結(jié)束電鍍運(yùn)行。 ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG1 83G 11ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG8 83G 24ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LD G12 83G 34ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG3 83G 13ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LD G11 83G 33ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG2 83G 12ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG7 83G 23ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG6 83G 22ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LD G10 83G 13 2ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG9 83G 31ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG5 83G 21ABCDEFGDP124567910ABCDEFGDPCOM1COM2SMG LDG4 83G 14圖 45 數(shù)碼管電路 Figure 45 nixietube electric circu 數(shù)控電源的設(shè)計(jì) 18 專用芯片 8279 與鍵盤、顯示器接口 8279 是鍵盤、顯示器專用控制芯片。單位芯片就能完成鍵盤輸入和 LED 顯示控制兩種功能，因此使用 8279 可以減輕 CPU的負(fù)擔(dān)。由它構(gòu)成的標(biāo)準(zhǔn)鍵盤顯示器接口電路，顯示穩(wěn)定、程序簡(jiǎn)單，不會(huì)出現(xiàn)誤動(dòng)作，已被廣泛用于單片機(jī)系統(tǒng)中。 一、 8279 芯片引腳和功能 SL3OUTA3OUTA2OUTA1OUTA0OUTB3OUTB2OUTB1OUTB0SL2SL1SL0RL3RL2RL1RL0IRQWRRDCSA001234567DDDDDDDD8279CLKRESETBDRL4RL5RL6RL7SHIFTCNTL/STBV CCV SS123456789101112131415161718192021 22232425262728293031323334353637383940 圖 46 是 8279 芯片 的引腳圖。 Figure 46 is 8279 chip pin charts. 下面對(duì)部分引腳的功能作以介紹： IRQ：中斷請(qǐng)求、高電平有效。為輸出線。 D0~D7：數(shù)據(jù)總線，為雙向三態(tài)總線，同單片機(jī)數(shù)據(jù)總線相連；用于傳送 CPU 和 8279 之間的命令、數(shù)據(jù)和狀態(tài)等信息。 CS ：片選信號(hào)。 CS ＝ 0 時(shí)選中 8279，為輸入線。 CLK：系統(tǒng)時(shí)鐘。外部時(shí)鐘輸入，經(jīng)分頻后產(chǎn)生 100kHz，作為 8279 的內(nèi)部時(shí)鐘。 A0：數(shù)據(jù)選擇線。 A0＝ 1 時(shí)， CPU 寫稿 79 的數(shù)據(jù)為命令字、從 8279 讀出的數(shù)據(jù)為狀態(tài)；A0＝ 0 時(shí)， CPU讀寫的字節(jié)均為數(shù)據(jù)。 RL0~RL7：輸入線。平時(shí)保持為“ 1” ,當(dāng)鍵盤矩陣結(jié)點(diǎn)上有鍵閉合時(shí)，變?yōu)椤?0”。在方式作為 8 位輸入線。 SHIFT：移位信號(hào)。高電平有效，可用它擴(kuò)充鍵盤功能，作為上、下檔功能選擇鍵。遼寧工程技術(shù)大學(xué)畢業(yè)設(shè)計(jì)（論文） 19 CNTL/STB：控制 /輸入線。高電平有效，常用于擴(kuò)充鍵的控制功能。在選輸入方式時(shí)，該信號(hào)的上升沿可將來(lái)自 RL0~RL7 的數(shù)據(jù)存入 FIFORAM 中。 SL0~SL3：掃描輸出線。用于鍵盤、顯示器或傳感器 陣列的掃描線。 OUTA0~OUTA3： A 組段顯示數(shù)據(jù)輸出線。 OUTB0~OUTB3： B 組段顯示數(shù)據(jù)輸出線。 A、 B 兩組可以單獨(dú)使用，也可以合并使用。與多位數(shù)字顯示的掃描線 SL0~SL3 BD：消陷輸出線低電平有效，當(dāng)有顯示切換或消陷命令時(shí)，使顯示器熄滅。利用鍵盤、顯示專用芯片 8279 能夠以較簡(jiǎn)單的硬件電路和較少的軟件開銷實(shí)現(xiàn)型機(jī)與鍵盤和 LED 顯示器接口在。 二、 8279 與鍵盤 /顯示器的接口 圖 是 AT89S52 與 8279 的鍵盤、顯示器硬件連接的基本方 式。中斷請(qǐng)求線 IRQ 通過反相器接的 INT1 端。數(shù)據(jù)總線 D0~D7 接 AT89S52 的數(shù)據(jù)總線 P0 口。 WR、 RD直接相連。 CS由 AT89S52 的地址線選擇， A0 線一般也接 AT89S52 的一條地址線。時(shí)鐘由 AT89S52 的ALE 提供。 SHIFT 和 CHTL 內(nèi)部帶上拉電阻。 8279AT89S52ALERDWRIN T 174LS373G7Q01234567DDDDDDDDDDDDDDDD76543210A0CSRDWRIRQRL0RL1RL2RL3SL0SL1SL2OU TB0OU TB1OU TB2OU TB3OU