【正文】 品普遍定位較低和可供利用空間有限，只有在某些高端型號才配備部分上述接口。 東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計（論文） 第 2章 關(guān)鍵技術(shù)介紹 4 第 2 章 關(guān)鍵技術(shù)介紹 FPGA簡介 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、CPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物 ； 它是作為 專用集成電路 （ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原 有可編程器件門電路數(shù)有限的缺點。 傳統(tǒng)的 CRT 顯示器 的發(fā)展歷程為 從黑白到彩色 和 從球面到柱面再到平面直角 最后直至純平的發(fā)展。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了 原有可編程器件門電路數(shù)有限的缺點 ，又克服了 定制電路的不足 。 23 第 7 章 結(jié) 論 4 TC 1602 液晶模塊簡介 同時要能將儲存模塊中的數(shù)據(jù)正常地顯示在 LCD 上。最后實現(xiàn)使用 FPGA 在 LCD 上顯示任意的英文字符和阿拉伯?dāng)?shù)字 ，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化 LCD 上顯示的內(nèi)容。 I 摘 要 1 選題目的 13 接口電路設(shè)計 13 流程圖和狀態(tài)機的設(shè)計 17 系統(tǒng)主程序代碼節(jié)選 19 第 6 章 系統(tǒng)測試 FPGA 是 Field－ Programmable Gate Array 的縮寫，即現(xiàn)場可編程 門陣列，它是在GAL、 CPLD、 PAL 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。 2021 年以后 LCD 液晶顯示器 技術(shù)開始走上成熟發(fā)展之路、但仍然生存在 CRT 顯示器陰影下 (CRT 直譯中文為：陰極射線管 ， 英文名稱為 CathodeRay Tube)。同時要能將儲存模塊中的 數(shù)據(jù)正常地顯示在 LCD 液晶顯示器 上。多數(shù)大屏幕液晶顯示器還配備了其它模擬視頻輸入接口和 毫米音頻輸入接口以供多媒體應(yīng)用，部分產(chǎn)品甚至還配 備 USB Hub。ModelSim 采用直接優(yōu)化的編譯技術(shù)， Tcl/TK 技術(shù)和單一內(nèi)核仿真技術(shù)，使在編譯仿真時候速度快，編譯的代碼與平臺關(guān)系無關(guān)，便于保護 IP 核，個性化的圖形界面和用戶接口，全面支持 VHDL 和 Verilog 語言對 IEEE 標(biāo)準(zhǔn)的準(zhǔn)確，除眾多優(yōu)勢之外，它還能夠支持 C/C++功能調(diào)試和調(diào)用。簡單的語言描述就可以完成復(fù)雜的功能，且 不需要手工繪圖。一般認(rèn)為 Verilog HDL 在系統(tǒng)級抽象方面比 VHDL 略差 一些，而在門級開關(guān)電路描述方面比 VHDL 強得多。它的讀寫操作、屏幕和光標(biāo)的操作都是通過指令編程來實現(xiàn)的。功能： S/C 和 R/L 對應(yīng)操作： 0 0：光標(biāo)由右向左移動且 AC 減一。 指令 10：寫數(shù)據(jù) 。控制單元生成的數(shù)據(jù)發(fā)送到數(shù)據(jù)通道所需的信號，同時接收來自數(shù)據(jù)通道處理過的狀態(tài)信號，到達(dá)監(jiān)控整個設(shè)計單元實現(xiàn)的過程。在執(zhí)行完 S4 狀態(tài)的每條語句后跳轉(zhuǎn)到 S5 狀態(tài)。其中一個輸入端是clk 表示的是時鐘發(fā)生信號；另一個輸入端是 reset，表示的是復(fù)位信號； data[3:0]是一個東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計（論文） 第 5章 系統(tǒng)實現(xiàn) 18 輸出端，表示的是輸出一個四位字節(jié)的數(shù)據(jù)。b1000。 end 東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計（論文） 第 5章 系統(tǒng)實現(xiàn) 21 end set_ddramaddup: begin lcd_rs=0。 datat=0。 顯示在液晶顯示器上的內(nèi)容可以左右移動 。在這四年的學(xué)期中結(jié)識的各位生活和學(xué)習(xí)上的摯友讓我得到了人生最大的一筆財富。經(jīng)過調(diào)試，系統(tǒng)功能成立，系統(tǒng)運行正常。b1。 state=set_ddramaddup。 //液晶顯示的初始化階段 if(datat==0) begin data=439。使FPGA 在系統(tǒng)級應(yīng)用上與傳統(tǒng)的計算機技術(shù)結(jié)合，實現(xiàn)了一種全新的設(shè)計流程。 圖 接通電源 等待大于等于 15ms 重復(fù)發(fā)送功能控制字 發(fā)送模式控制字 發(fā)送打開顯示控制字 完成初始化命令 等待大于等于 發(fā)送 DDRAM 地址 發(fā)送需要顯示字 符的編碼 東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計（論文） 第 4章 系統(tǒng)設(shè)計 15 根據(jù)上述流程圖 （圖 ） ，可以采用狀態(tài)機狀態(tài)機實現(xiàn)對液晶顯示屏控制芯片的控制。再由流程圖，準(zhǔn)確提取出數(shù)據(jù)通道和控制單元。 N 為低電平時，DDRAM 范圍為 80H 到 FFH， N 為高電平時，第一行 DDRAM 地址范圍為 80H 到 BFH，第二行 DDRAM 地址范圍為 C0H 到 FFH。 指令 4：顯示開關(guān)控制。 TC 1602 液晶模塊內(nèi) 部自 帶標(biāo)準(zhǔn)字庫，內(nèi)部的字符發(fā)生存儲器（ CGROM） 存儲了192 個 5 7 點陣字符， 32 個 5 10 點陣字符。與 VHDL 相比 Verilog HDL 的最大優(yōu)點是：它是一種非常容易掌握的硬件描述語言，只要有 C 語言的編程基礎(chǔ)，通過 一段時間 的學(xué)習(xí)，再加上一段實際操作， 就可以 掌握這種設(shè)計技術(shù)。所謂模塊化就是對以往設(shè)計 得 成果進行修改、組合和再利用，產(chǎn)生全新的或派生設(shè)計。相對容易使用而且有著獨一無二的 PLD 設(shè)計環(huán)境。 易于懸掛、拼接 大屏幕液晶顯示器大多數(shù)均設(shè)有 VESA 標(biāo)準(zhǔn)的懸臂接口，可以方便與各種各樣的懸臂支架配合應(yīng)用在特殊的場合中，而液 晶顯示器特有的窄邊框設(shè)計使其在拼接成屏幕東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計（論文） 第 2章 關(guān)鍵技術(shù)介紹 5 墻的時候更加完美。 2021 年以前，還是有很多 40 毫秒甚至是 50 毫秒的產(chǎn)品的，它們充其量只能應(yīng)付一些基本的文本辦公，游戲應(yīng)用根本無從談起。 因 為 TFT 具有比 TN 更高的對比度 ， 更豐富的色彩 和 更快 的 熒屏更新頻率， 所以TFT 俗稱 “ 真彩 ”。最后在 FPGA 上的任意位置顯示任意的英文和數(shù)字，另外要能根據(jù)輸入數(shù)據(jù)的變化使 LCD 液晶顯示器 上顯示的內(nèi)容產(chǎn)生變化。 17 系統(tǒng)的實現(xiàn) 13 系統(tǒng)概述 設(shè)計 的 目的 是 為 了 在 LCD 液晶顯示器上顯示任意 大小寫 英文字符和 阿拉伯 數(shù)字 ， 能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD 上顯示的內(nèi)容 所有功能全部用硬件描述語言編程實現(xiàn)下載到 Xilinx公司的開發(fā)板上進行調(diào)整。 本文中對 FPGA， LCD， ModelSim， Xilinx 硬件設(shè)計工具 等進行了簡單的介紹，對其功能進行了簡單的描述，并了解了 LCD 液晶顯示器的發(fā)展歷史，日常應(yīng)用以及相對比于其他種類顯示器的優(yōu)缺點，并對基于 FPGA 的 LCD 液晶顯示器驅(qū)動電路未來的發(fā)展趨勢進行了展望。錯誤 !未定義書簽。 13 系統(tǒng)的功能結(jié)構(gòu)設(shè)計 到 20 世紀(jì) 60 年代， 有人 發(fā)現(xiàn)給液晶充電會改變它的分子排列，造成光線的扭曲或折射， 這個發(fā)現(xiàn) 引發(fā)了人們發(fā)明液晶 顯示設(shè)備的念頭。 不過與此同時我們也對比看到 LCD 液晶顯示器 寬廣的發(fā)展前景：可以說純平顯示器是 CRT 顯 示器發(fā)展的最高水平， 然而 ，由于 CRT 顯示器的基本工作原理是依靠高電壓激發(fā)的游離電子轟擊顯示屏而產(chǎn)生各種各樣的圖像，技術(shù)已經(jīng)十分成熟，沒有太多的發(fā)展余地。 采用 FPGA 設(shè)計 的 ASIC 電路，用戶不需要 投片生產(chǎn)，就能 夠 得到 想要 的芯片。 TC 1602 液晶模塊 簡介 一、 TC 1602 液晶模塊是一種用 5 7 點陣圖形來顯示字符的液晶顯示器，根據(jù)顯示的容量可以分為 1 行 16 個字、 2 行 16 個字、 2 行 20 個字等，最常用的為 2 行 16 個字。 到 目前 為止大規(guī)模 FPGA 設(shè)計 經(jīng)常所采用的設(shè)計方法是 “自頂向下”的設(shè)計方法。 Verilog HDL 和 VHDL 的異同 Verilog HDL 和 HDL都是用于邏輯設(shè)計的硬件描述語言，并且都已成為 IEEE 標(biāo)準(zhǔn)。 第 5 腳： RW 為讀寫信號線 端 ，低電平時進行 得是 寫操作 ，高電平時進行 的是 讀操作 。 表 1602 液晶模塊內(nèi)部的控制器共有 11 條控制指令 東北大學(xué)東軟信息 學(xué)院 畢業(yè)設(shè) 計（論文） 第 3章 系統(tǒng)分析 10 指令 3： 輸入方式設(shè)置。在這種模式下傳送的方式為先告 4 位，后低 4 位。功能：從 CGRAM 或 DDRAM 讀出 8 位數(shù)據(jù)。最后實現(xiàn)使用FPGA 在 LCD 上顯示任意的英文字符 和阿拉伯?dāng)?shù)字 ，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化 LCD 上顯示的內(nèi)容。 Spartan3 FPGA 系列提供各種高級應(yīng)用，接近世界主流設(shè)計理念，其中包括硬件嵌入式 18*18 乘法器來支持高性能 DSP 數(shù)字信號處理功能；片上數(shù)字時鐘管理（ DCM）系統(tǒng)，不需要外部時鐘管理器件，包括頻率合成，相位移動，占空比恢復(fù)等一系列功能；分布式存儲器與 16bit移位寄存器邏輯（ SRL16） 能夠使硬件環(huán)境更加穩(wěn)定實現(xiàn) DSP 功能； 18KB 個 RAM 可以用來做緩存和高速緩存；數(shù)字片上終端電阻（ DCI）能夠完全去除對多個外部電阻的依賴； 8 個獨立的 I/O 組支持 24 種不相同的 I/O 標(biāo)準(zhǔn)。 end else begin num=0。 state=write_dataup4_1 。 state=set_ddramadddown。 end end default: begin state=write_instr。再次，我還應(yīng)該多掌握些 驗證，檢測方面 的 技術(shù) ，提高自身 專業(yè)英語水平 ，提高自己 使用英文 軟件的能力。此外，本系統(tǒng)只是 LCD 驅(qū)動顯示 電路 中一部分， 其中的功能還 沒有完全開發(fā)出來，隨著水平的提高和對專業(yè)的認(rèn)識，我將會 不斷開發(fā)，改進和 版本升級。它在軟件的整個生存期中占據(jù)重要的位置，對軟件可靠性保證具有極其重要的意義。b0000。b1。 end end always (posedge lcd_clk or negedge reset) begin if(!reset) begin state=write_instr。 Digital Lab 設(shè)計的 Spartan3 MB 開發(fā)工具包括了提供了探索這些特色功能的完美平臺，令設(shè)計者快速的有效的適應(yīng)市場商機的需要，從而使系統(tǒng)優(yōu)化達(dá)到最優(yōu)的性價比。 系統(tǒng)的功能結(jié)構(gòu)設(shè)計 接口電路設(shè)計 TC1602 液晶顯示模塊可以和 51 系列單片機直接接口，下 圖為 是 S51 增強型實驗板的液晶接口電路 （圖 ） 圖 接口電路設(shè)計 液晶模塊的內(nèi)部顯示地址 液晶顯示模塊是一個慢顯示器件，所以在執(zhí)行每條指令之前一定要確認(rèn)模塊的忙標(biāo)志為低電平，表示不忙， 否則此指令失效。 其中， CLK、 RST 分別是 50MHZ 時鐘和復(fù)位輸入信號， RST 低電平有效， RS、RW、 E 和 data 分別為與液晶顯示屏控制芯片連接的控制信號。 指令 7： CGRAM 地址 設(shè)置。該子令的兩個參數(shù)位 I/D 和 SH 確定了字符的輸入方式