【正文】 ata=439。b1。 state=write_dataup4_1。b0000。 end write_datadown4_2: begin if(datat==39) begin data= myramdown[datat][3:0]。它在軟件的整個(gè)生存期中占據(jù)重要的位置，對(duì)軟件可靠性保證具有極其重要的意義。此電路具有以下功能： 在 LCD 液晶顯示器 上顯示任意的英文字符和 阿拉伯 數(shù)字，根據(jù)輸入數(shù)據(jù)的變化同步變化 LCD 液晶顯示器 上顯示的內(nèi)容， 將儲(chǔ)存模塊中的 數(shù)據(jù)正常地顯示 在 LCD 液晶顯示器 上。此外，本系統(tǒng)只是 LCD 驅(qū)動(dòng)顯示 電路 中一部分， 其中的功能還 沒(méi)有完全開(kāi)發(fā)出來(lái)，隨著水平的提高和對(duì)專(zhuān)業(yè)的認(rèn)識(shí)，我將會(huì) 不斷開(kāi)發(fā)，改進(jìn)和 版本升級(jí)。在此，也對(duì)他們表示衷心 感謝。再次，我還應(yīng)該多掌握些 驗(yàn)證，檢測(cè)方面 的 技術(shù) ，提高自身 專(zhuān)業(yè)英語(yǔ)水平 ，提高自己 使用英文 軟件的能力。 東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 7章 結(jié)論 24 第 7 章 結(jié) 論 通過(guò) 兩 個(gè)月的努力，在老師與同學(xué)們的指導(dǎo)幫助下， 基于 FPGA 的 LCD 驅(qū)動(dòng)顯示電路的設(shè)計(jì)與實(shí)現(xiàn) 系統(tǒng)的開(kāi)發(fā)終于 順利的完成了。 end end default: begin state=write_instr。 data= myramdown[datat][7:4]。 state=set_ddramadddown。 end else begin data= myramup[datat][3:0]。 state=write_dataup4_1 。b0011。 end else begin num=0。在硬件設(shè)計(jì)領(lǐng)域中， FPGA 的相對(duì)成熟的技術(shù)在通訊，信息處理等領(lǐng)域開(kāi)發(fā)出了令人滿意的行業(yè)需求，并且因?yàn)?FPGA 技術(shù)在接口技術(shù)，控制， IP 核技術(shù)上的不斷創(chuàng)新，使有條件的實(shí)現(xiàn)一個(gè)構(gòu)造簡(jiǎn)單，功能全面的系統(tǒng)產(chǎn)品的設(shè)計(jì)研發(fā)。 Spartan3 FPGA 系列提供各種高級(jí)應(yīng)用，接近世界主流設(shè)計(jì)理念，其中包括硬件嵌入式 18*18 乘法器來(lái)支持高性能 DSP 數(shù)字信號(hào)處理功能；片上數(shù)字時(shí)鐘管理（ DCM）系統(tǒng)，不需要外部時(shí)鐘管理器件，包括頻率合成，相位移動(dòng)，占空比恢復(fù)等一系列功能；分布式存儲(chǔ)器與 16bit移位寄存器邏輯（ SRL16） 能夠使硬件環(huán)境更加穩(wěn)定實(shí)現(xiàn) DSP 功能； 18KB 個(gè) RAM 可以用來(lái)做緩存和高速緩存；數(shù)字片上終端電阻（ DCI）能夠完全去除對(duì)多個(gè)外部電阻的依賴； 8 個(gè)獨(dú)立的 I/O 組支持 24 種不相同的 I/O 標(biāo)準(zhǔn)。由于執(zhí)行不同的操作過(guò)程，需要的時(shí)間也不一樣，因此采用計(jì)數(shù)器與狀態(tài)機(jī)配合的方式。最后實(shí)現(xiàn)使用FPGA 在 LCD 上顯示任意的英文字符 和阿拉伯?dāng)?shù)字 ，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化 LCD 上顯示的內(nèi)容。在數(shù)據(jù)通道的提取中，規(guī)劃出所需要的單元模塊，模塊之間鏈接的關(guān)系。功能：從 CGRAM 或 DDRAM 讀出 8 位數(shù)據(jù)。 指令 9：讀忙 標(biāo)志位及 地址 。在這種模式下傳送的方式為先告 4 位，后低 4 位。 功能：該指令用來(lái)控制閃爍 ，光標(biāo)及 畫(huà)面 的開(kāi)和關(guān)。 表 1602 液晶模塊內(nèi)部的控制器共有 11 條控制指令 東北大學(xué)東軟信息 學(xué)院 畢業(yè)設(shè) 計(jì)（論文） 第 3章 系統(tǒng)分析 10 指令 3： 輸入方式設(shè)置。除此之外 還有字符生成 RAM（ CGRAM）512 字節(jié)，供用戶自定義字符。 第 5 腳： RW 為讀寫(xiě)信號(hào)線 端 ，低電平時(shí)進(jìn)行 得是 寫(xiě)操作 ，高電平時(shí)進(jìn)行 的是 讀操作 。 但是 掌握 VHDL 設(shè)計(jì)技術(shù)就比較困難。 Verilog HDL 和 VHDL 的異同 Verilog HDL 和 HDL都是用于邏輯設(shè)計(jì)的硬件描述語(yǔ)言，并且都已成為 IEEE 標(biāo)準(zhǔn)。而“自頂向下”的功能描述可與芯片結(jié)構(gòu)無(wú)關(guān)。 到 目前 為止大規(guī)模 FPGA 設(shè)計(jì) 經(jīng)常所采用的設(shè)計(jì)方法是 “自頂向下”的設(shè)計(jì)方法。 Xilinx 硬件設(shè)計(jì)工具將先進(jìn)的技術(shù)與靈活性，方便使用性的圖形界面結(jié)合一起，使您在短時(shí)間設(shè)計(jì)出您想要設(shè)計(jì)的硬件設(shè)計(jì)。 TC 1602 液晶模塊 簡(jiǎn)介 一、 TC 1602 液晶模塊是一種用 5 7 點(diǎn)陣圖形來(lái)顯示字符的液晶顯示器，根據(jù)顯示的容量可以分為 1 行 16 個(gè)字、 2 行 16 個(gè)字、 2 行 20 個(gè)字等，最常用的為 2 行 16 個(gè)字。而 CRT 由于重量及外形原因，懸掛及拼接電視墻相對(duì)成本要高很多，且效果并不理想。 采用 FPGA 設(shè)計(jì) 的 ASIC 電路，用戶不需要 投片生產(chǎn)，就能 夠 得到 想要 的芯片。不少早期的用戶有這種體驗(yàn)，在 CRT 上玩慣魔獸之后，突然換成一臺(tái)響應(yīng)時(shí)間為 30ms 的 LCD 液晶顯示器 上進(jìn)行游戲，感覺(jué)自己操作以后技能和任務(wù)遲遲沒(méi)有發(fā)生變化，這就是 LCD 液晶顯示器 早期被游戲玩家嚴(yán)重詬病的一個(gè)地方。 不過(guò)與此同時(shí)我們也對(duì)比看到 LCD 液晶顯示器 寬廣的發(fā)展前景：可以說(shuō)純平顯示器是 CRT 顯 示器發(fā)展的最高水平， 然而 ，由于 CRT 顯示器的基本工作原理是依靠高電壓激發(fā)的游離電子轟擊顯示屏而產(chǎn)生各種各樣的圖像，技術(shù)已經(jīng)十分成熟，沒(méi)有太多的發(fā)展余地。 相 比較 于 DSTN， TFT 的主要特點(diǎn)是 給 每個(gè)像 素 都 配置 了 一個(gè)半導(dǎo)東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 1章 緒論 2 體開(kāi)關(guān)器件。到 20 世紀(jì) 60 年代， 有人 發(fā)現(xiàn)給液晶充電會(huì)改變它的分子排列，造成光線的扭曲或折射， 這個(gè)發(fā)現(xiàn) 引發(fā)了人們發(fā)明液晶 顯示設(shè)備的念頭。本課題的研究 有助于采用 FPGA 的系列產(chǎn)品的開(kāi)發(fā)，特別是需要用到 基于 FPGA 的 LCD產(chǎn)品的開(kāi)發(fā)。 24 參考文獻(xiàn) 23 對(duì) TC1602 液晶顯示器進(jìn)行 FPGA 驗(yàn)證 13 系統(tǒng)的功能結(jié)構(gòu)設(shè)計(jì) 錯(cuò)誤 !未定義書(shū)簽。 本文中對(duì) FPGA， LCD， ModelSim， Xilinx 硬件設(shè)計(jì)工具 等進(jìn)行了簡(jiǎn)單的介紹，對(duì)其功能進(jìn)行了簡(jiǎn)單的描述，并了解了 LCD 液晶顯示器的發(fā)展歷史，日常應(yīng)用以及相對(duì)比于其他種類(lèi)顯示器的優(yōu)缺點(diǎn)，并對(duì)基于 FPGA 的 LCD 液晶顯示器驅(qū)動(dòng)電路未來(lái)的發(fā)展趨勢(shì)進(jìn)行了展望。完全可 以取代傳統(tǒng)的利用單片機(jī)來(lái)驅(qū)動(dòng)液晶顯示，且 比之有更好的抗干擾性，更高的可靠性 。 設(shè)計(jì) 的 目的 是 為 了 在 LCD 液晶顯示器上顯示任意 大小寫(xiě) 英文字符和 阿拉伯 數(shù)字 ， 能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD 上顯示的內(nèi)容 所有功能全部用硬件描述語(yǔ)言編程實(shí)現(xiàn)下載到 Xilinx公司的開(kāi)發(fā)板上進(jìn)行調(diào)整。另外，由于模塊的易用性，也將使得更多的采用 FPGA 的產(chǎn)品之上出現(xiàn) LCD，增加人機(jī)之間的交互性，為行業(yè)和我們的生活帶來(lái)新的變化。 1 選題背景 13 系統(tǒng)概述 17 系統(tǒng)硬件開(kāi)發(fā)環(huán)境介紹 17 系統(tǒng)的實(shí)現(xiàn) 最后在 FPGA 上的任意位置顯示任意的英文和數(shù)字，另外要能根據(jù)輸入數(shù)據(jù)的變化使 LCD 液晶顯示器 上顯示的內(nèi)容產(chǎn)生變化。它的分子排列決定了光線穿透液晶的路徑。 因 為 TFT 具有比 TN 更高的對(duì)比度 ， 更豐富的色彩 和 更快 的 熒屏更新頻率， 所以TFT 俗稱(chēng) “ 真彩 ”。 但是 同期的液晶顯示器存在畫(huà)面延時(shí)，色彩還 遠(yuǎn) 不夠真實(shí)，可視角度削弱等缺點(diǎn)，所以，在 2021 年以前， LCD 液晶顯示器 一直生活在 CRT 顯示器的陰影下。 2021 年以前，還是有很多 40 毫秒甚至是 50 毫秒的產(chǎn)品的，它們充其量只能應(yīng)付一些基本的文本辦公，游戲應(yīng)用根本無(wú)從談起。 其 的基本特點(diǎn)主要有： FPGA 可 以 做 為 其它 的 半 定制或 全 定制 ASIC 電路 中 的試樣片。 易于懸掛、拼接 大屏幕液晶顯示器大多數(shù)均設(shè)有 VESA 標(biāo)準(zhǔn)的懸臂接口，可以方便與各種各樣的懸臂支架配合應(yīng)用在特殊的場(chǎng)合中，而液 晶顯示器特有的窄邊框設(shè)計(jì)使其在拼接成屏幕東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 2章 關(guān)鍵技術(shù)介紹 5 墻的時(shí)候更加完美。另外，更大顯示面積令用戶在欣 賞電影時(shí)候不再只局限于一個(gè)視覺(jué)效果最佳的 “皇帝位 ”，即便是 2～ 3 人也能同時(shí)看到相同質(zhì)量的畫(huà)面。相對(duì)容易使用而且有著獨(dú)一無(wú)二的 PLD 設(shè)計(jì)環(huán)境。 東北大學(xué)東軟信息 學(xué)院 畢業(yè)設(shè) 計(jì)（論文） 第 3章 系統(tǒng)分析 7 第 3 章 系統(tǒng)分析 FPGA的設(shè)計(jì)方法 一般用到的 FPGA 的設(shè)計(jì)方法有 “自頂向下”和“自下而上” 這兩種 。所謂模塊化就是對(duì)以往設(shè)計(jì) 得 成果進(jìn)行修改、組合和再利用，產(chǎn)生全新的或派生設(shè)計(jì)。 本課題使用的為 Verilog HDL。與 VHDL 相比 Verilog HDL 的最大優(yōu)點(diǎn)是：它是一種非常容易掌握的硬件描述語(yǔ)言，只要有 C 語(yǔ)言的編程基礎(chǔ)，通過(guò) 一段時(shí)間 的學(xué)習(xí)，再加上一段實(shí)際操作， 就可以 掌握這種設(shè)計(jì)技術(shù)。 第 4 腳： RS 為寄存器選擇 端 ， 低電平時(shí)選擇 為 指令寄存器 ，高電平時(shí)選擇 為 數(shù)據(jù)寄存器 。 TC 1602 液晶模塊內(nèi) 部自 帶標(biāo)準(zhǔn)字庫(kù)，內(nèi)部的字符發(fā)生存儲(chǔ)器（ CGROM） 存儲(chǔ)了192 個(gè) 5 7 點(diǎn)陣字符， 32 個(gè) 5 10 點(diǎn)陣字符。功能： 不改變 DDRAM 中的內(nèi)容 ，只將 DDRAM 地址計(jì)數(shù)器（ AC）清零 光標(biāo)返回到 原始狀態(tài)，若有滾動(dòng)效果，撤銷(xiāo)滾動(dòng)效果，將畫(huà)面拉回到 home 位。 指令 4：顯示開(kāi)關(guān)控制。 DL：高電平時(shí)為8 位 數(shù)據(jù)接口模式， DB0 到 DB7 有效 ，低電平時(shí)為 4 位 數(shù)據(jù)接口模式， DB4 到 DB7 有效。 N 為低電平時(shí)，DDRAM 范圍為 80H 到 FFH， N 為高電平時(shí)，第一行 DDRAM 地址范圍為 80H 到 BFH，第二行 DDRAM 地址范圍為 C0H 到 FFH。 指令 11：讀數(shù)據(jù) 。再由流程圖，準(zhǔn)確提取出數(shù)據(jù)通道和控制單元。 東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 4章 系統(tǒng)設(shè)計(jì) 13 第 4 章 系統(tǒng)設(shè)計(jì) 系統(tǒng) 概述 本次項(xiàng)目所設(shè)計(jì)的系統(tǒng)是 基于 FPGA 的 LCD 驅(qū)動(dòng)顯示電路的設(shè)計(jì)與實(shí)現(xiàn) ， 控制器部分采用 Verilog 語(yǔ)言編寫(xiě)，主體程序采用了狀態(tài)機(jī)作為主要控制方式。 圖 接通電源 等待大于等于 15ms 重復(fù)發(fā)送功能控制字 發(fā)送模式控制字 發(fā)送打開(kāi)顯示控制字 完成初始化命令 等待大于等于 發(fā)送 DDRAM 地址 發(fā)送需要顯示字 符的編碼 東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 4章 系統(tǒng)設(shè)計(jì) 15 根據(jù)上述流程圖 （圖 ） ，可以采用狀態(tài)機(jī)狀態(tài)機(jī)實(shí)現(xiàn)對(duì)液晶顯示屏控制芯片的控制。 東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 5章 系統(tǒng)實(shí)現(xiàn) 17 第 5 章 系統(tǒng)實(shí)現(xiàn) 系統(tǒng)硬件開(kāi)發(fā)環(huán)境介紹 本次設(shè)計(jì)所使用的硬件開(kāi)發(fā)環(huán)境是 Spartan3 開(kāi)發(fā)板進(jìn)行系統(tǒng)開(kāi)發(fā)，并且選用了Xilinx Spartan3系列，其中配置是 150萬(wàn)門(mén) BGA封裝商業(yè)級(jí)芯片（ XC