【正文】 ata=439。b1。 state=write_dataup4_1。b0000。 end write_datadown4_2: begin if(datat==39) begin data= myramdown[datat][3:0]。它在軟件的整個生存期中占據重要的位置，對軟件可靠性保證具有極其重要的意義。此電路具有以下功能： 在 LCD 液晶顯示器 上顯示任意的英文字符和 阿拉伯 數字，根據輸入數據的變化同步變化 LCD 液晶顯示器 上顯示的內容， 將儲存模塊中的 數據正常地顯示 在 LCD 液晶顯示器 上。此外，本系統(tǒng)只是 LCD 驅動顯示 電路 中一部分， 其中的功能還 沒有完全開發(fā)出來，隨著水平的提高和對專業(yè)的認識，我將會 不斷開發(fā)，改進和 版本升級。在此，也對他們表示衷心 感謝。再次，我還應該多掌握些 驗證，檢測方面 的 技術 ，提高自身 專業(yè)英語水平 ，提高自己 使用英文 軟件的能力。 東北大學東軟信息學院畢業(yè)設計（論文） 第 7章 結論 24 第 7 章 結 論 通過 兩 個月的努力，在老師與同學們的指導幫助下， 基于 FPGA 的 LCD 驅動顯示電路的設計與實現(xiàn) 系統(tǒng)的開發(fā)終于 順利的完成了。 end end default: begin state=write_instr。 data= myramdown[datat][7:4]。 state=set_ddramadddown。 end else begin data= myramup[datat][3:0]。 state=write_dataup4_1 。b0011。 end else begin num=0。在硬件設計領域中， FPGA 的相對成熟的技術在通訊，信息處理等領域開發(fā)出了令人滿意的行業(yè)需求，并且因為 FPGA 技術在接口技術，控制， IP 核技術上的不斷創(chuàng)新，使有條件的實現(xiàn)一個構造簡單，功能全面的系統(tǒng)產品的設計研發(fā)。 Spartan3 FPGA 系列提供各種高級應用，接近世界主流設計理念，其中包括硬件嵌入式 18*18 乘法器來支持高性能 DSP 數字信號處理功能；片上數字時鐘管理（ DCM）系統(tǒng)，不需要外部時鐘管理器件，包括頻率合成，相位移動，占空比恢復等一系列功能；分布式存儲器與 16bit移位寄存器邏輯（ SRL16） 能夠使硬件環(huán)境更加穩(wěn)定實現(xiàn) DSP 功能； 18KB 個 RAM 可以用來做緩存和高速緩存；數字片上終端電阻（ DCI）能夠完全去除對多個外部電阻的依賴； 8 個獨立的 I/O 組支持 24 種不相同的 I/O 標準。由于執(zhí)行不同的操作過程，需要的時間也不一樣，因此采用計數器與狀態(tài)機配合的方式。最后實現(xiàn)使用FPGA 在 LCD 上顯示任意的英文字符 和阿拉伯數字 ，另外要能根據輸入數據的變化同步變化 LCD 上顯示的內容。在數據通道的提取中，規(guī)劃出所需要的單元模塊，模塊之間鏈接的關系。功能：從 CGRAM 或 DDRAM 讀出 8 位數據。 指令 9：讀忙 標志位及 地址 。在這種模式下傳送的方式為先告 4 位，后低 4 位。 功能：該指令用來控制閃爍 ，光標及 畫面 的開和關。 表 1602 液晶模塊內部的控制器共有 11 條控制指令 東北大學東軟信息 學院 畢業(yè)設 計（論文） 第 3章 系統(tǒng)分析 10 指令 3： 輸入方式設置。除此之外 還有字符生成 RAM（ CGRAM）512 字節(jié)，供用戶自定義字符。 第 5 腳： RW 為讀寫信號線 端 ，低電平時進行 得是 寫操作 ，高電平時進行 的是 讀操作 。 但是 掌握 VHDL 設計技術就比較困難。 Verilog HDL 和 VHDL 的異同 Verilog HDL 和 HDL都是用于邏輯設計的硬件描述語言，并且都已成為 IEEE 標準。而“自頂向下”的功能描述可與芯片結構無關。 到 目前 為止大規(guī)模 FPGA 設計 經常所采用的設計方法是 “自頂向下”的設計方法。 Xilinx 硬件設計工具將先進的技術與靈活性，方便使用性的圖形界面結合一起，使您在短時間設計出您想要設計的硬件設計。 TC 1602 液晶模塊 簡介 一、 TC 1602 液晶模塊是一種用 5 7 點陣圖形來顯示字符的液晶顯示器，根據顯示的容量可以分為 1 行 16 個字、 2 行 16 個字、 2 行 20 個字等，最常用的為 2 行 16 個字。而 CRT 由于重量及外形原因，懸掛及拼接電視墻相對成本要高很多，且效果并不理想。 采用 FPGA 設計 的 ASIC 電路，用戶不需要 投片生產，就能 夠 得到 想要 的芯片。不少早期的用戶有這種體驗，在 CRT 上玩慣魔獸之后，突然換成一臺響應時間為 30ms 的 LCD 液晶顯示器 上進行游戲，感覺自己操作以后技能和任務遲遲沒有發(fā)生變化，這就是 LCD 液晶顯示器 早期被游戲玩家嚴重詬病的一個地方。 不過與此同時我們也對比看到 LCD 液晶顯示器 寬廣的發(fā)展前景：可以說純平顯示器是 CRT 顯 示器發(fā)展的最高水平， 然而 ，由于 CRT 顯示器的基本工作原理是依靠高電壓激發(fā)的游離電子轟擊顯示屏而產生各種各樣的圖像，技術已經十分成熟，沒有太多的發(fā)展余地。 相 比較 于 DSTN， TFT 的主要特點是 給 每個像 素 都 配置 了 一個半導東北大學東軟信息學院畢業(yè)設計（論文） 第 1章 緒論 2 體開關器件。到 20 世紀 60 年代， 有人 發(fā)現(xiàn)給液晶充電會改變它的分子排列，造成光線的扭曲或折射， 這個發(fā)現(xiàn) 引發(fā)了人們發(fā)明液晶 顯示設備的念頭。本課題的研究 有助于采用 FPGA 的系列產品的開發(fā)，特別是需要用到 基于 FPGA 的 LCD產品的開發(fā)。 24 參考文獻 23 對 TC1602 液晶顯示器進行 FPGA 驗證 13 系統(tǒng)的功能結構設計 錯誤 !未定義書簽。 本文中對 FPGA， LCD， ModelSim， Xilinx 硬件設計工具 等進行了簡單的介紹，對其功能進行了簡單的描述，并了解了 LCD 液晶顯示器的發(fā)展歷史，日常應用以及相對比于其他種類顯示器的優(yōu)缺點，并對基于 FPGA 的 LCD 液晶顯示器驅動電路未來的發(fā)展趨勢進行了展望。完全可 以取代傳統(tǒng)的利用單片機來驅動液晶顯示，且 比之有更好的抗干擾性，更高的可靠性 。 設計 的 目的 是 為 了 在 LCD 液晶顯示器上顯示任意 大小寫 英文字符和 阿拉伯 數字 ， 能根據輸入數據的變化同步變化LCD 上顯示的內容 所有功能全部用硬件描述語言編程實現(xiàn)下載到 Xilinx公司的開發(fā)板上進行調整。另外，由于模塊的易用性，也將使得更多的采用 FPGA 的產品之上出現(xiàn) LCD，增加人機之間的交互性，為行業(yè)和我們的生活帶來新的變化。 1 選題背景 13 系統(tǒng)概述 17 系統(tǒng)硬件開發(fā)環(huán)境介紹 17 系統(tǒng)的實現(xiàn) 最后在 FPGA 上的任意位置顯示任意的英文和數字，另外要能根據輸入數據的變化使 LCD 液晶顯示器 上顯示的內容產生變化。它的分子排列決定了光線穿透液晶的路徑。 因 為 TFT 具有比 TN 更高的對比度 ， 更豐富的色彩 和 更快 的 熒屏更新頻率， 所以TFT 俗稱 “ 真彩 ”。 但是 同期的液晶顯示器存在畫面延時，色彩還 遠 不夠真實，可視角度削弱等缺點，所以，在 2021 年以前， LCD 液晶顯示器 一直生活在 CRT 顯示器的陰影下。 2021 年以前，還是有很多 40 毫秒甚至是 50 毫秒的產品的，它們充其量只能應付一些基本的文本辦公，游戲應用根本無從談起。 其 的基本特點主要有： FPGA 可 以 做 為 其它 的 半 定制或 全 定制 ASIC 電路 中 的試樣片。 易于懸掛、拼接 大屏幕液晶顯示器大多數均設有 VESA 標準的懸臂接口，可以方便與各種各樣的懸臂支架配合應用在特殊的場合中，而液 晶顯示器特有的窄邊框設計使其在拼接成屏幕東北大學東軟信息學院畢業(yè)設計（論文） 第 2章 關鍵技術介紹 5 墻的時候更加完美。另外，更大顯示面積令用戶在欣 賞電影時候不再只局限于一個視覺效果最佳的 “皇帝位 ”，即便是 2～ 3 人也能同時看到相同質量的畫面。相對容易使用而且有著獨一無二的 PLD 設計環(huán)境。 東北大學東軟信息 學院 畢業(yè)設 計（論文） 第 3章 系統(tǒng)分析 7 第 3 章 系統(tǒng)分析 FPGA的設計方法 一般用到的 FPGA 的設計方法有 “自頂向下”和“自下而上” 這兩種 。所謂模塊化就是對以往設計 得 成果進行修改、組合和再利用，產生全新的或派生設計。 本課題使用的為 Verilog HDL。與 VHDL 相比 Verilog HDL 的最大優(yōu)點是：它是一種非常容易掌握的硬件描述語言，只要有 C 語言的編程基礎，通過 一段時間 的學習，再加上一段實際操作， 就可以 掌握這種設計技術。 第 4 腳： RS 為寄存器選擇 端 ， 低電平時選擇 為 指令寄存器 ，高電平時選擇 為 數據寄存器 。 TC 1602 液晶模塊內 部自 帶標準字庫，內部的字符發(fā)生存儲器（ CGROM） 存儲了192 個 5 7 點陣字符， 32 個 5 10 點陣字符。功能： 不改變 DDRAM 中的內容 ，只將 DDRAM 地址計數器（ AC）清零 光標返回到 原始狀態(tài)，若有滾動效果，撤銷滾動效果，將畫面拉回到 home 位。 指令 4：顯示開關控制。 DL：高電平時為8 位 數據接口模式， DB0 到 DB7 有效 ，低電平時為 4 位 數據接口模式， DB4 到 DB7 有效。 N 為低電平時，DDRAM 范圍為 80H 到 FFH， N 為高電平時，第一行 DDRAM 地址范圍為 80H 到 BFH，第二行 DDRAM 地址范圍為 C0H 到 FFH。 指令 11：讀數據 。再由流程圖，準確提取出數據通道和控制單元。 東北大學東軟信息學院畢業(yè)設計（論文） 第 4章 系統(tǒng)設計 13 第 4 章 系統(tǒng)設計 系統(tǒng) 概述 本次項目所設計的系統(tǒng)是 基于 FPGA 的 LCD 驅動顯示電路的設計與實現(xiàn) ， 控制器部分采用 Verilog 語言編寫，主體程序采用了狀態(tài)機作為主要控制方式。 圖 接通電源 等待大于等于 15ms 重復發(fā)送功能控制字 發(fā)送模式控制字 發(fā)送打開顯示控制字 完成初始化命令 等待大于等于 發(fā)送 DDRAM 地址 發(fā)送需要顯示字 符的編碼 東北大學東軟信息學院畢業(yè)設計（論文） 第 4章 系統(tǒng)設計 15 根據上述流程圖 （圖 ） ，可以采用狀態(tài)機狀態(tài)機實現(xiàn)對液晶顯示屏控制芯片的控制。 東北大學東軟信息學院畢業(yè)設計（論文） 第 5章 系統(tǒng)實現(xiàn) 17 第 5 章 系統(tǒng)實現(xiàn) 系統(tǒng)硬件開發(fā)環(huán)境介紹 本次設計所使用的硬件開發(fā)環(huán)境是 Spartan3 開發(fā)板進行系統(tǒng)開發(fā)，并且選用了Xilinx Spartan3系列，其中配置是 150萬門 BGA封裝商業(yè)級芯片（ XC