【正文】 development trends are discussed. Key words:, FPGA, LCD, State Machine, Verilog 東北大學東軟信息 學院 畢業(yè)設(shè)計（論文） Abstract Ⅲ 目 錄 任務(wù)書 ABSTRACT 1 LCD 液晶顯示器的發(fā)展現(xiàn)狀 3 第 2 章 關(guān)鍵技術(shù)介紹 4 FPGA 簡介 4 2. 2 LCD 簡介 13 東北大學東軟信息 學院 畢業(yè)設(shè)計（論文） 目錄 2 液晶模塊的內(nèi)部顯示地址 17 電路圖 23 仿真波形 25 致 謝 27 東北大學東軟信息學院畢業(yè)設(shè)計（論文） 第 1章 緒論 1 第 1 章 緒 論 選題背景 本課題主要任務(wù)是設(shè)計基于 FPGA 的 LCD 驅(qū)動顯示電路的設(shè)計與實現(xiàn) 。同時可以大大縮短 FPGA 的開發(fā)時間。 我們平時所說的 LCD，它的英文全稱為 Liquid Crystal Display，直譯成中文就是液態(tài)晶體顯示器，簡稱為液晶顯示器。 LCD 液晶顯示器的 發(fā)展現(xiàn)狀 早期 的時候， 技術(shù) 還 不成熟 ， LCD 液晶顯示器 主要 被 應(yīng)用于電子表、計算器等領(lǐng)域 。 光源路徑 設(shè)計成 從下向上 的作法是在液晶的背部設(shè)置特殊光管，光源照射時通過下偏光板向上透出。由于每個像素都可以通過點脈沖 來 直接控制 ， 因而每個節(jié)點都 顯得更 獨立，并可以連續(xù)控制。在這段 非?？焖?前進的歷程中，顯示器的視覺效果在 跳躍性 提高， 帶寬 、 畫質(zhì)、 分辨率、 刷新和色彩 率等各項指標均有 非常 大的提升 。受限于此，傳統(tǒng) CRT 顯示器在體積、重量、功耗等方面露出自己的劣勢。 大大提高桌面利用率 易于懸掛、拼接 接口更豐富、 DVI 成為標準配置 分辨率更高，相同尺寸的可視面積更大 從 2021 年開始，各大顯示器廠商開始意識到一個重要的問題，要提高 LCD 液晶顯東北大學東軟信息學院畢業(yè)設(shè)計（論文） 第 1章 緒論 3 示器 的市場地位，他們當務(wù)之急是解決 LCD 液晶顯示器 拖影問題。 選題目的 本課題主要任務(wù)是設(shè)計基于 FPGA 的 LCD 驅(qū)動電路的設(shè)計和實現(xiàn) ，兼顧好程序的易用性，以方便之后模塊的移植和應(yīng)用。 目前主流的 FPGA 依然 是基于查找表技術(shù)的， 它 已經(jīng) 很大程度上 超出了先前版本FPGA 的基本性能， 而 且 還 整合了 用戶 常用功能（如 時鐘管理、 RAM 和 DSP）的硬核（ ASIC 型）模塊。 FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 19 英寸的 CRT 顯示器其厚度普遍有 40cm 之巨，而當時相同尺寸的液晶顯示器厚度不超過 4cm，大大節(jié)約了桌面空間。 接口更豐富、 DVI 成為標準配置 傳統(tǒng)的 DSub 模擬接口和數(shù)字化的 DVI 視頻接口已經(jīng)成為當時大屏幕液晶顯示器事實上的標準配置。 分辨率更高，相同尺寸的可視面積更大 傳統(tǒng)的 CRT 顯示器分辨率普遍要比同尺寸的液晶顯示器要低， 17 英寸 CRT 顯示器的分辨率普遍為 1024*768，而 17 英寸普屏 LCD 液晶顯示器 支持 12801024，同時它的可視面積相當于 19 英寸 CRT 顯示器的可視面積。 TC 1602 液晶模塊的一些主要技術(shù)參數(shù)： 邏輯工作電壓（ VDD）： + ～ + LCD 驅(qū)動電壓（ VDD VL）： + ～ + 工作溫度（ Ta）： 0 ～ 60176。并且，能夠定義系統(tǒng)級功能的 IP 核（ Intellentual Prorerty）， Xilinx 工具長期以來一直致力于推動 FPGA 產(chǎn)業(yè)技術(shù)的更新和發(fā)展。 Xilinx ，不管您經(jīng)驗如何，都是硬件設(shè)計新手的最佳選擇工具。此外， ModeSim的特點還有， RTL 級和門級電路的優(yōu)化，具有集成性能分析，對 SystemC 的直接編譯可以與 HDL 任意混合。所謂“自頂向下”設(shè)計方法 就是采用可 以 完全獨立于芯片廠商 以及他們的 產(chǎn)品結(jié)構(gòu)的描述語言，在功能級設(shè)計上 對設(shè)計 的 產(chǎn)品進行定義， 然后再 結(jié)合 其 功能仿真技 術(shù)， 最后 確保 對產(chǎn)品的 設(shè)計的正確性，在 對其 功能定義完成后，利用邏輯綜合技術(shù)，把功能描述轉(zhuǎn)換成某一 含有 具體結(jié)構(gòu)芯片的網(wǎng)表文件，輸出 最后要 給廠商的布局布線器 再 進行布局布線。 第二 ，設(shè)計的再利用得到 了 保證。因此，可以以一種 IP（ Intelligence Property 知識產(chǎn)權(quán) ） 的方 式進行存檔，方 便將來 的 重新利用。設(shè)計師可在較短的時間內(nèi)采用 所能見到的 各種結(jié)構(gòu)芯片來完成同一功能描述，從 而在設(shè)計規(guī)模、速度、芯片價格及系統(tǒng)性能要求等方面進行平衡，選擇最佳結(jié)果。VHDL 是在 1987 年成為 IEEE 標準， 而 Verilog HDL 則 是 在 1995 年才正式成為 IEEE 標準。 在這些共同點的基礎(chǔ)上， Verilog HDL 和 VHDL 又各有其自己的特點。這是因為 VHDL 不 是 很直觀，需要有 Ada 編程基礎(chǔ)，一般認為需要 較長時間 的專業(yè)培訓，才能掌握 VHDL的基本設(shè)計技術(shù)。 第 2 腳： VDD 為電源， 接 +5V 電源。 當 RW 為高電平 RS 為低電平時可以讀忙信號 ， 當 RW 和 RS 共同為低電平時可以顯示地址或者 寫入指令，當 RW 為低電平 RS 為高電平時可以寫入數(shù)據(jù)。 第 15 腳： BLA 背光電源正極 (+5V)輸入引腳。如表 所示，這些字符有： 大小寫的 英文字母、 阿拉伯數(shù)字、 日文假名和 常用的符號 等，每一個字符都 固定 有 一個的代碼 相對應(yīng) ，例 如大寫英文字母“ A” 所 對應(yīng) 的代碼是 01000001B（ 41H）， 需要 顯示時模塊 就 把地址 41H 中 所代表 的點陣字符圖形顯示出來， 就能 在 TC 1602 液晶 顯示器上 看到字母“ A”。功能：送 20H“空代碼”到所有的 DDRAM 中，清除所有顯示數(shù)據(jù)，并將 DDRAM 地址計數(shù)器（ AC）清零，光標返回至原始狀態(tài)，設(shè)置 I/D=H， AC 為自動加一的輸入方式。功能：設(shè)置 光標 的 移動方向 ， 并 且 指定整體 的 顯示有沒有移動，用來 設(shè)置 需要 顯示字符的輸入方式，在計算機 的 讀 /寫 DDRAM 或 CGRAM 后，地址指針的修改方式 ，反映在效果上， 寫入字符畫面或光標的移動。 SH 表 示在寫入字符時 ，是否允許顯示畫面的滾動方式： SH=0：允許滾動。有三個狀態(tài)位： B、 C、 D： B：控制光標是否閃爍，高電平閃爍，低電平不閃爍 ； C：控制光標的開與關(guān)，高電平表示有光標，低電平表示無光標 ； D：控制整體顯示的開與關(guān)，高電平表示開顯示，低電平表示關(guān)顯示 。 顯示 不動 1 0：所有顯示由右向左移動，光標跟隨移動， AC 減一 東北大學東軟信息 學院 畢業(yè)設(shè) 計（論文） 第 3章 系統(tǒng)分析 11 1 1：所有顯示由左向右移動，光標跟隨移動， AC 加一 指令 6：功能設(shè)置命令 。 N：低電平時為單行顯示，高電平時雙行顯示 F： 低電平時顯示 5x7 的點陣字符， 加光標， 高電平時顯示 5x10 的點陣字符 ，加光標。 指令 8： DDRAM 地址設(shè)置 。功能：最高位（ BF） 為忙 信號位，低 7 位為地址計數(shù)器的內(nèi)容。 RS 為高電平， RW 為低電平，為數(shù)據(jù) 的寫操作； RS 和 RW 均為低電平，為指令的寫操作。如果從 DDRAM讀數(shù)據(jù)，則執(zhí)行讀操作后，地址自動加 /減 1（更具駛?cè)敕绞皆O(shè)置指令）。接通電源后， FPGA 向液晶顯示屏控制芯片發(fā)送指令的流程如下圖所示。并且考慮最終生成系統(tǒng)的可行性。數(shù)據(jù)通道電路主要由計數(shù)器，寄存器， RAM，比較器和 LCD。同時要能將儲存模塊中的數(shù)據(jù)正常地顯示在 LCD 上。之后發(fā)送模式控制字，發(fā)送成功后，再發(fā)送打開顯示控制字。為每個狀態(tài)機設(shè)置不同的時間（也就是延遲計數(shù)值的不同），計數(shù)器與狀態(tài)設(shè)置延遲計數(shù)值相比較，并且給狀態(tài)機發(fā)出計數(shù)時間到的信號，通知狀態(tài)機轉(zhuǎn)換到下一個狀態(tài)，直到所有的數(shù)據(jù)傳送完畢后，再循環(huán)向液晶顯示屏控制芯片發(fā)送顯示字符的編碼數(shù)據(jù)。在 S6 狀態(tài)時分為兩種情況：如果 datat 不等于 39 的時候，跳轉(zhuǎn)會 S5 狀態(tài)并重新執(zhí)行 S5 狀態(tài)的語句；如 果 datat=39 的時候，跳轉(zhuǎn)回 S1 狀態(tài)，并重新執(zhí)行 S1 狀態(tài)到 S6 狀態(tài)，不斷循環(huán)。這些優(yōu)點使的豐富性能與低成 本制造工藝的完美結(jié)合意味著 Spartan3 能夠以最高的性價比實現(xiàn)完整的系統(tǒng)功能，出色的切合大多是設(shè)計者用戶的需求。 FPGA 中有 7 大模塊，七大模 塊分別為：可編程的輸入輸出模塊，可配置邏輯模塊，數(shù)字時鐘管理模塊，豐富的布局布線資源，底層內(nèi)嵌功能單元模塊，內(nèi)嵌專用的硬核芯片組。目前這類人才需求較高，對我們這些設(shè)計初學者 來說是前途光明，路途漫漫。 圖 電路圖 圖 為 Xilinx ISE 軟件中仿真后得出電路圖詳細效果，其中的六個引腳分別和圖 對應(yīng)。 lcd_clk=~lcd_clk。 end else begin case(state) write_instr: begin lcd_rs=139。 datat=datat+1。 end else begin data=439。 end end write_dataup4_1: begin lcd_rs=139。 end write_datadown4_1: begin if(datat==39) begin data= myramup[datat][3:0]。 datat=datat+1。b0。 end set_ddramadddown: begin data=439。b1。 state=write_datadown4_2。 end else begin data=myramdown[datat][3:0]。 end 東北大學東軟信息學院畢業(yè)設(shè)計（論文） 第 5章 系統(tǒng)實現(xiàn) 22 endcase end 東北大學東軟信息學院畢業(yè)設(shè)計（論文） 第 6章 系統(tǒng)測試 23 第 6 章 系統(tǒng)測試 軟件測試是一項十分復雜多樣化的工作。 波形顯示， 1965 納秒后開始循環(huán)。 本課題主要研究了采用自頂向下的設(shè)計方法設(shè)計的 TC1602 液晶顯示器驅(qū)動顯示電路。 在這次設(shè)計中，我 發(fā)現(xiàn)了自己的 許多不足。 本系統(tǒng)應(yīng)用限于開發(fā)水平，系統(tǒng)中還有許多不足之處。求學歷程是艱苦的，但又是快樂的。 謝謝我的父母，沒有他們辛勤的付出也就沒有我的今天，在這一刻，將最崇高的敬意獻給你們！ 本文參考了大量的文獻資料，在此，向各學術(shù)界的前輩們致敬！