【正文】 縮短研發(fā)周期。 (2).完成基于 FPGA 的出租車計費器的設(shè)計 出租車計費器系統(tǒng)是 VHDL 語言的實際應用，利用 VHDL 語言設(shè)計出來的出租車計費器系統(tǒng)將實現(xiàn)計程模塊、計時模塊以及動態(tài)掃描模塊等設(shè)計方法與技巧。所以Xilinx 的產(chǎn)品從 21 最多到 352 個 GMAC/s(千兆乘加 /秒 )，以提供不同范圍的性能，同時也增大在存儲器方面的帶寬。 2． VHDL 并不十分關(guān)心一個具體邏輯是靠何種電路實現(xiàn)的，設(shè)計者主要把精力集中電路所能實現(xiàn)的功能上。 計程模塊：由于一個 clkout 信號代表行進 100m，故通過對 clkout 計數(shù)，可以獲得共行進的距離 kmcount。通過對 clkout 信號的計數(shù)，可以計算行駛的距離 kmcount。電源又 ADDC開關(guān)電源供電。 圖 52 速度模塊仿真波形圖 計程模塊仿真 計程模塊的仿真波形如圖 53 所示。致謝 本次設(shè)計從選題到最后完成，都得到了指導老師付敏老師的悉心指導。 sp :in std_logic_vector(2 downto 0)。 if reset=39。 if stop=39。 加載庫文件 use 。event and clk=39。039。 3) Kilometers 模塊 library ieee。 十分位向個分位進位 else km_reg(3 downto 0):=km_reg(3 downto 0)+0001。 kmt3 :in std_logic_vector(3 downto 0)。 end process。 else cash=reg2+0001。 end if。 kmt2:out std_logic_vector(3 downto 0)。 stop :in std_logic。 count2 :out std_logic_vector(3 downto 0)。 kmt3=kmtmp3。 clkout :in std_logic。 end ponent speed。 start :in std_logic。 end if。 if reg2(3 downto 0)+00011001then 產(chǎn)生進位 reg2(7 downto 0):=reg2(7 downto 0)+00000111。139。 reset :in std_logic。 elsif clkout39。 end case。 t_state:=t1。 begin if reset=39。 end if。 else s_state:=s0。 第四檔 when101=kinside:=12。 entity speed is port( 定義輸入輸出端口 clk :in std_logic。并且， FPGA 器件的成本越來越低， Actel 公司發(fā)布第三代的基于 Flash 的可編程邏輯方案，這些新的 FPGA 芯片最低價將達到 美元，代表全球最低成本的 FPGA。 圖 43 自動清零電路 ） 13 第五章 系統(tǒng)仿真與下載實現(xiàn) QuartusⅡ軟件介紹 軟件特點 QuartusⅡ是 Altera 公司自行設(shè)計的 一個完全集成化、易學易用的可編程邏輯設(shè)計環(huán)境，它提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性，包括： 1． 可利用原理圖、結(jié)構(gòu)框圖、 VerilogHDL、 AHDL 和 VHDL 完成電路描述，并將其保存為設(shè)計實體文件； 2． 芯片 (電路 )平面布局連線編輯； 3． LogicLock 增量設(shè)計方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊； 4． 功能強大的邏輯綜合工具； 5． 完備的電路功能仿真與時序邏輯仿真工具； 6． 定時 /時序分析與關(guān)鍵路徑延時分析； 7． 可使用 SignalTapⅡ邏輯分析工 具進行嵌入式的邏輯分析； 8． 支持軟件源文件的添加和創(chuàng)建，并將它們連接起來生成編程文件； 9． 使用組合編譯方法可一次完成整體設(shè)計流程； 10． 自動定位編譯錯誤； 11． 高效的期間編程與驗證工具； 12． 可讀入標準的 EDIF 網(wǎng)表文件、 VHDL 網(wǎng)表文件、和 Verilog 網(wǎng)表文件； 13． 能生成第三方 EDA軟件使用的 VHDL 網(wǎng)表文件和 Verilog 網(wǎng)表文件； ） 14 QuartusⅡ設(shè)計流程： 1． 設(shè)計輸入：完成器件的硬件描述，包括文本編輯器、塊與符號編輯器、 MegaWizard插件管理器、約束編輯器和布局編輯器等工具； 2． 綜合：包 括分析和綜合器、輔助工具和 RTL 查看器等工具； 3． 不懼連線：將設(shè)計綜合后的網(wǎng)表文件映射到實體器件的過程，包括 Fitter 工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具； 4． 時序分析； 仿真結(jié)果 整體仿真 對電路整體進行仿真，得出如下仿真波形圖 51。 Kmmoney2 用于判斷 timecount 和 clkout 的值，當其為 1 時，總費用加 1。 圖 32 出租車計費器系統(tǒng)框圖 ） 9 速度模塊 速度模塊首先根據(jù) start 信號判 斷是否開始計費，然后根據(jù)輸入的速度檔位sp[2..0]的判斷，確定行駛 100m 所需要的時鐘數(shù)，每前進 100m，輸出一個 clkout 信號。 系統(tǒng)接收到 start 信號后，首先把部分寄存器賦值，總費用不變，單價 price 寄存器通過對總費用的判斷后賦為 2元。其中 SRAM 是迄今為止應用范圍最廣的架構(gòu)，主要因為它速度快且具有可重編程能力，而繁榮死 FPGA 只具有一次可編程 (One Time Programmable,OTP)能力。 Actel 公司生產(chǎn)的 FPGA 廣泛應用于通信等領(lǐng)域，該公司的部分 FPGA系列采用了繁榮死結(jié)構(gòu)，可以應用于航空航天、軍事領(lǐng)域。 本文的主要工作 面對出租車行業(yè)日益迅猛的發(fā)展趨勢及對計費器更高的靈活性的要求，本設(shè)計希望嘗試一些新的方 法來予以解決。目 錄 摘要 ..................................................................... 1 Abstract ................................................................. 1 第一章 引言 .............................................................. 2 課題背景 .......................................................... 2 本文的主要工作 .................................................... 2 第二章 FPGA、 VHDL 介紹 .................................................... 4 FPGA 現(xiàn)狀及發(fā)展 ................................................... 4 FPGA 的結(jié)構(gòu)與特點 ................................................. 4 FPGA 基本結(jié)構(gòu) ................................................ 5 FPGA 的特點 .................................................. 6 VHDL 設(shè)計優(yōu)點 ..................................................... 6 第三章 出租車計費器的設(shè)計 ................................................ 7 出租車計費器的總體設(shè)計 ............................................ 7 出租車計費標準 ............................................... 7 總體框架設(shè)計 ................................................ 7 出租車計費器主要模塊設(shè)計 .......................................... 8 速度模塊 .................................................... 9 計程模塊 .................................................... 9 計時模塊 ................................................... 10 計費模塊 ................................................... 10 第四章 整體電路設(shè)計 ..................................................... 11 整體電路圖 ....................................................... 11 電源電路 ......................................................... 11 啟動 /停止按鍵電路 ................................................ 11 自動清零部分 ..