【正文】 的個位 count2=cash(7 downto 4)。 else cash=reg2+price。139。 if reg2(7 downto 4)1001then cash=reg2+000001100000。then cash=000000000011。 else enable=39。 architecture rtl of kmmoney is signal cash:std_logic_vector(11 downto 0)。 timecount:in std_logic。 kmt3=km_reg(11 downto 8)。event and clkout=39。 kmt2:out std_logic_vector(3 downto 0)。 end if。139。 end if。 if start=39。139。 stop :in std_logic。 end process。 clkout=39。 end if。139。 第五檔 when110=kinside:=8。 variable t:integer range 0 to 28。 reset:in std_logic。主要參考文獻 [1] 劉韜，樓興華 . 《 FPGA數(shù)字電子系統(tǒng)設計 與開發(fā)實例導航》 [M]. 北京 :人民郵電出版社， ， 27～ 36. [2] 王輝，殷穎，陳婷，俞一鳴 . MAX+plusⅡ和 QuartusⅡ應用于開發(fā)技巧 [M]. 北京 :機械工業(yè)出版社， ， 293～ 316. [3] 焦敏 . FPGA 在出租車計費器上的應用研究 [J]。這些都說明可編程器件已成為現(xiàn)在及未來很長一段時間的主流，用它來實現(xiàn)的出租車計費器省去很多外圍電路，穩(wěn)定，簡單有效，將來必然可以設計出更多更 強大的功能，提高產(chǎn)品競爭力。當 reset 信號有效時，系統(tǒng)復位清零；否則，當計時計費信號 timecount 和計程計費信號 clkout 為高電平時，按照一定計費規(guī)則進行計費。圖中，當復位信號 reset 為高電平時，系統(tǒng)所有寄存器、計數(shù)器都清零；當開始計費信號 start 信號有效時，計費器開始計費，根據(jù)出租車行駛的速度 sp[2..0]的取值計算所用花費和行駛里程；當停止計費信號有效時，計費器停止工作。當按下鍵后，清零部分和啟動計費部分同時進行，但清零只是瞬間的，計費指示燈兩起。最終輸出為總費用。當時間達到足夠長時，產(chǎn)生 timecount 脈沖，并重新計時。同時由 t 對 clk進行計數(shù)，當 t等于 kinside 時，把 clkout 信號置 1， t 清 0。一個 timecount 脈沖相當于等待的時間達到了時間計費的長度。其他寄存器和計數(shù)器等繼續(xù)保持為 0。 6． VHDL 語言具有良好的可讀性， VHDL 語言中的設計尸體 (Design Entity)、程序包 (Package)、設計庫 (Library)為設計人員重復利用別人的設計成果提供了技術手段?；?Flash 的 FPGA 是 FPGA 領域比較新的技術，也能提供重編程功能。 Altera 的新一代結構化 ASIC 芯片，邏輯相當于多達 220 萬 ASIC 門， DSP 模塊相當于額外的 140 萬門，還有集成超過 8Mbits 的嵌入式存儲器。另外一些 FPGA 采用了 Flash 工藝制造。它是在 PAL、GAL、 CPLD 等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。 (1).利用 FPGA 取代傳統(tǒng)微控器 隨著 FPGA 等數(shù)字可編程器件的出現(xiàn)解決了傳統(tǒng)電子設計不能完成的任務，利用FPGA 來實現(xiàn)出租車計費器，可行性很高，而且電路簡單，大大減少外圍器件，可以用軟件完全仿真，靈活度高，可以設計一些復雜的系統(tǒng)，而且編好的系統(tǒng)可以在不同的 FPGA或 CPLD 芯片上通用。傳統(tǒng)的出租車計費器大多是由單片機實現(xiàn)的，發(fā)展使用也是十幾年了，在穩(wěn)定性、成本、制造工藝、使用習慣等方面都具有一些優(yōu)勢，但在運營過程中系統(tǒng)不是很穩(wěn)定，容易造成死機的現(xiàn)象。目 錄 摘要 ..................................................................... 1 Abstract ................................................................. 1 第一章 引言 .............................................................. 2 課題背景 .......................................................... 2 本文的主要工作 .................................................... 2 第二章 FPGA、 VHDL 介紹 .................................................... 4 FPGA 現(xiàn)狀及發(fā)展 ................................................... 4 FPGA 的結構與特點 ................................................. 4 FPGA 基本結構 ................................................ 5 FPGA 的特點 .................................................. 6 VHDL 設計優(yōu)點 ..................................................... 6 第三章 出租車計費器的設計 ................................................ 7 出租車計費器的總體設計 ............................................ 7 出租車計費標準 ............................................... 7 總體框架設計 ................................................ 7 出租車計費器主要模塊設計 .......................................... 8 速度模塊 .................................................... 9 計程模塊 .................................................... 9 計時模塊 ................................................... 10 計費模塊 ................................................... 10 第四章 整體電路設計 ..................................................... 11 整體電路圖 ....................................................... 11 電源電路 ......................................................... 11 啟動 /停止按鍵電路 ................................................ 11 自動清零部分 ..................................................... 12 第五章 系統(tǒng)仿真與下載實現(xiàn) ............................................... 13 QuartusⅡ軟件介紹 ................................................ 13 軟件特點 .................................................... 13 QuartusⅡ設計流程： ........................................ 14 仿真結果 ......................................................... 14 .................................................... 14 速度模塊仿真 ................................................ 15 計程模塊仿真 ................................................ 15 計時模塊仿真 ................................................ 16 計費模塊仿真 ............................................... 16 設計測試 ......................................................... 17 第六章 總結及展望 ....................................................... 18 關鍵字： FPGA, VHDL, QuartusⅡ， 出租車計費器 Design of Taxi Meter Based on FPGA ABSTRACT:With the rapid development of EDA technology, the design and tools of electronic system have deeply changed. And the largescale programmable logic dev