【正文】 數(shù)字濾波器概述 .............................................. 5 數(shù)字濾波器的定義 ........................................ 5 數(shù)字濾波器的分類 ........................................ 6 FIR 和 IIR 數(shù)字濾波器的比較 ............................... 6 數(shù)字濾波器的設(shè)計(jì)要求和方法 .............................. 8 設(shè)計(jì)軟件簡介 ................................................ 9 軟件安裝問題 ............................................... 10 3． 數(shù)字濾波器的總體設(shè)計(jì)方案 .................................. 12 FIR 和 IIR設(shè)計(jì)方法概述 ..................................... 12 濾波器設(shè)計(jì)方法比較 ......................................... 12 4． FIR 設(shè)計(jì)實(shí)例 ............................................. 16 FIR 數(shù)字濾波器原理 ......................................... 16 16 階 FIR 濾波器 ............................................ 16 5． IIR 設(shè)計(jì)實(shí)例 ............................................. 27 IIR 數(shù)字濾波器原理 ......................................... 27 使用 DSP BUILDER設(shè)計(jì) IIR 濾波器 .............................. 30 4階直接Ⅱ型 IIR 濾波器設(shè)計(jì) .............................. 30 4階級聯(lián)型 IIR 濾波器設(shè)計(jì) ................................ 32 6． 總結(jié) .................................................... 38 參考文獻(xiàn) .................................................... 40 致謝 ....................................................... 41 1 1． 緒論 研究背景 當(dāng)今，數(shù)字信號處理（ DSP： Digtal Signal Processing）技術(shù)正飛速發(fā)展，它 不但自成一門學(xué)科，更是以不同形式影響和滲透到其他學(xué)科：它與國民經(jīng)濟(jì)息息相關(guān)，與國防建設(shè)緊密相連；它影響或改變著我們的生產(chǎn)、生活方式，因此受到人們普遍的關(guān)注。該領(lǐng)域只要包括 5個(gè)方面的內(nèi)容：第一，語音信號分析。于是數(shù)字器件的出現(xiàn)促進(jìn)了雷達(dá)信號處理技術(shù)的進(jìn)步。它讓某些信號成分通過又阻止或衰減另一些成分。 數(shù)字濾波器的分類 數(shù)字濾波器按照不同的分類方法，有許多種類，但總起來可以分成兩大類。相反， FIR 濾波器主要采用非遞歸結(jié)構(gòu)，不論在理論上還是實(shí)際的有限精度運(yùn)算中都不存在穩(wěn)定性問題，運(yùn)算誤差也較小。 圖 低通濾波器的技術(shù)要求 圖中ω p和ω N分別為通帶邊界頻率；δ 1和δ 2分別為通帶波紋和阻帶波紋；允許的衰減一般用 dB數(shù)表示，通帶內(nèi)所允許的最大衰減（ dB） 的阻帶內(nèi)允許的最小衰減 （ dB）分別為α P和α N表示： 9 一般要求： 當(dāng) 0≤ |ω |≤ω P時(shí)， 20lg|H(ejw)|≤α P； 當(dāng)ω S≤ |ω |≤π時(shí)，α S≤ 20lg|H(ejw)|。改進(jìn)了軟件的LogicLock 模塊 設(shè)計(jì)功能，增添 了 FastFit 編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。當(dāng)然，也可以采用 IIR 濾波器，但必須使用全通網(wǎng)絡(luò)對其非線性相位特性進(jìn)行相位校正，這樣增加了設(shè)計(jì)與現(xiàn)實(shí)的復(fù)雜性。如圖 所示，在并行工作方面， FPGA 與 ASIC/ASSP 相當(dāng)，遠(yuǎn)優(yōu)于 DSP處理器。在此，采用一種基于 DSP Builder 的 FPGA 設(shè)計(jì)方法，使 FIR 濾波器 設(shè)計(jì)較為簡單易行，并能滿足設(shè)計(jì)要求。 修改其 Mask 參數(shù)：選中子系統(tǒng)模型，然后選擇菜單“ Edit”中的，在對話框中選擇“ Documentation”選項(xiàng)頁， 20 設(shè)置“ Mask type”為“ SubSystem AlteraBlockSet”（子系統(tǒng) Altera 模塊集），如圖 所示。 27 5． IIR 設(shè)計(jì)實(shí)例 IIR 數(shù)字濾波器原理 IIR濾波器差分方程的一般表達(dá)式為： 式中 x(n)為輸入序列 ； y(n)為輸出序列 ； 和 為濾波器系數(shù) 。 圖 標(biāo)準(zhǔn)型二階 IIR濾波器 級聯(lián)型 30 級聯(lián)型結(jié)構(gòu)的系統(tǒng)函數(shù)為： 如圖 為 級聯(lián)型 IIR數(shù)字濾波器結(jié)構(gòu)框圖。 打開 MATLAB中的 FDATool進(jìn)行濾波器系數(shù)計(jì)算，如圖 。從最初的茫然，到慢慢的進(jìn)入狀態(tài)，再到對思路逐漸的清晰，整個(gè)寫作過程難以用語言來表達(dá)。在了解和學(xué)習(xí)的同時(shí)不僅培養(yǎng)了我嚴(yán)肅認(rèn)真的做事作風(fēng)，還是一次意志的磨練，是對我實(shí)際能力的一次提升。 [7]張志恒 。s hands, protected only by having been soaked in brine. With their bination of boxing and wrestling moves, early contests were literally ‘no holds barred’。 boxing is a human bloodsport in which the intention is to hurt one39。 [5]彭雪峰，汪臨偉，許建平。 當(dāng)我終于完成了所有的任務(wù)后整個(gè)人都很累，但同時(shí)看著電腦熒屏上的畢業(yè)設(shè)計(jì)稿件我的心里是甜的，我覺得這一切都值了。 生成的 VHDL 代碼如圖 所示。 圖 綜合后的 TCL文件 Quartus II 編譯 ： 單擊 SignalCompiler 中的步驟 3圖標(biāo)，調(diào)用 Quartus II完成編譯適配過程，生成編譯文件： 文件和 文件。 圖 直接 I型二階 IIR濾波器 直接型二階 IIR 濾波器還可以用圖 的結(jié)構(gòu)實(shí)現(xiàn)。在進(jìn)行綜合這一步 26 驟之前，還需要把 mdl 轉(zhuǎn)換成 VHDL。 16 階 FIR濾波器模型的建立 建 立一個(gè)新的 DSP Builder 模型，將上述 4階 FIR濾波器模型建立子系統(tǒng)（ SubSystem） ,將子系統(tǒng)更名為 fir4tap， fir4tap 的內(nèi)部結(jié)構(gòu)如圖 所示。F P G AD S P 系 統(tǒng) 實(shí) 現(xiàn)M A T L A B/ S i m u l i n k 建模 / 仿真VHDL 轉(zhuǎn)換 / 邏 輯 綜 合 / 功 能 仿 真 /編 譯 適 配 / 時(shí) 序 實(shí) 時(shí) 仿 真 / 硬 件 配 置D S P 系 統(tǒng) 建 模D S P Bu i l d er綜合、適配布線、布局( Q u ar t u s I I )基于 IP 核的D S P 庫 16 4． FIR 設(shè)計(jì)實(shí)例 FIR 數(shù)字濾波器原理 FIR 數(shù)字 濾波器 在 數(shù)字信號處理 的各種應(yīng)用中發(fā)揮著十分重要的作用，它能夠提供理想的線性相位響應(yīng)，在整個(gè)頻帶上獲得常數(shù)群時(shí)延，從而得到零失真輸出信號，同時(shí)它可以采用十分簡單的算法予以實(shí)現(xiàn)。 3） FPGA（現(xiàn)場可編程門陣列）器件 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array） 的 概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部線（ Interconnect）三個(gè)部分。另一類是直接在頻域或者時(shí)域中進(jìn)行設(shè)計(jì)的，由于要解聯(lián)立方程，設(shè)計(jì)師需要計(jì)算機(jī)作輔助設(shè)計(jì)。系統(tǒng)設(shè)計(jì)者現(xiàn)在能夠用 Quartus II軟件評估 HardCopy Stratix 器件的性能和功耗，相應(yīng)地進(jìn)行最大吞吐量設(shè)計(jì)。數(shù)字濾波器的頻響特性函數(shù) H(ejw)一般為復(fù)函數(shù)，所以通常表示為： 其中， |H（ ejw） |稱為幅頻特性函數(shù)：θ（ w）稱為相頻特性函數(shù)，幅頻特性表示信號通過該濾波器后各頻率成分的衰減情況，而相頻特性反映各頻率通濾波器后在時(shí)間上的延時(shí)情況。選擇性越好，則相位非線性越嚴(yán)重。因此，數(shù)字濾波的概念和模擬濾波相同，只是信號的形式和實(shí)現(xiàn)濾波方法不同。 FPGA（現(xiàn)場可編程門陣列）器件 與采用 DSP 器件相對應(yīng)，用可編程邏輯器件實(shí)現(xiàn)數(shù)字濾波器，其主要適用于一些要求較高的實(shí)時(shí)性場合，在可編程邏輯器件容量不斷增大、速度不斷提高的情況下，使單片系統(tǒng)集成成為了可能。 電視 數(shù)字電視取代模擬電視已是必然趨勢。 研究現(xiàn)狀 在信號處理過程中，所處理的信號往往混有雜音，從接收到的信號中消除 2 或減弱噪音是信號傳輸和處理中 十分重要的問題。數(shù)字濾波器根據(jù)單位脈沖響應(yīng)的不同，可分為 FIR(有限長脈沖響應(yīng) )濾波器和 IIR(無限長脈沖響應(yīng) )濾波器， FIR 的優(yōu)點(diǎn)在于具有良好的相位特性， IIR 的優(yōu)點(diǎn)在于具有良好的幅頻特性，可以根據(jù)不同的系統(tǒng)性能要求選擇不同的濾波器。無論是信號的獲取、傳輸，還是信號的處理和交換都離不開濾波技術(shù)，它對信號安全可靠和有效靈活地傳輸是至關(guān)重要的。 通信 在現(xiàn)代通信技術(shù)領(lǐng)域內(nèi)，幾乎沒有一個(gè)分支不受到數(shù)字濾波技術(shù)的影響。片擴(kuò)展的方式則能使其應(yīng) 4 用范圍變廣，但是這會(huì)使濾波器的體積和功耗增加，導(dǎo)致另一種局限性。其缺點(diǎn)是需要抽樣、量化、編碼，以及手時(shí)鐘頻率所限，所能 處理的信號最高頻率還不夠高。這兩種類型的設(shè)計(jì)方法有很大的區(qū)別， 下面對它們進(jìn)行簡要比較。例如，從使用要求上來看，在對相位要求不敏感的場合，如語言通訊等，選用 IIR 較為合適，這樣可以充分發(fā)揮其經(jīng)濟(jì)高效的特點(diǎn)，而對于圖像信號處理，數(shù)據(jù)傳輸?shù)纫圆ㄐ螖y帶信息的系統(tǒng)，則對線性相位要求較高，如果有要求，采用 FIR 濾波器較好。 10 Quartus 簡介 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境 , 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到 數(shù)字系統(tǒng)設(shè)計(jì) 者的歡迎。 IIR 濾波器設(shè)計(jì)方法有兩類，經(jīng)常用的一類設(shè)計(jì)方法是借助于模擬濾波器的設(shè)計(jì)方法進(jìn)行的。例如其硬件結(jié)構(gòu)的不可變性導(dǎo)致了其總線的不可改變性，而固定的數(shù)據(jù)總線寬度，已成為 DSP 處理器一個(gè)難以突破的瓶頸。 基于 FPGA 的 DSP 設(shè)計(jì)流程 本次設(shè)計(jì)采用系統(tǒng)級的開發(fā)方法，開發(fā)流程如圖 所示 。 圖 雙擊 SignalCompiler 后的對話框 圖 SignalCompiler窗口 19 當(dāng)設(shè)置好后，右側(cè)的硬件編譯“ Hardware Compilation”部分就會(huì)列出一個(gè)操作流程，如圖 ，該流程為： （ 1）“ Convert MDL to VHDL” :將 .mdl 文件轉(zhuǎn)換為 VHDL 文件； （ 2）“ Synthesis”：綜合； （ 3）“ Quartus Ⅱ”： Quartus 編譯適配，生成編程文件。這樣就完成了一個(gè) 16階直接 I型 FIR 低通濾波器的設(shè)計(jì)。 對于一個(gè)二階 IIR濾波器，其輸出可以寫成： 直接型 （ 1）直接型 根據(jù)上式可以得到直接二型 IIR 濾波器的結(jié)構(gòu)圖。 圖 IIR濾波器仿真結(jié)果 32 在 SignalCompiler 窗口，選擇“ Synthesis”下拉框中的“ Synplify”項(xiàng)，選用 Synplify 對生成的 VHDL 代碼進(jìn)行綜合。模型中的 Simulink仿真模塊的參數(shù)設(shè)置如下： Step模塊：（ Step） 庫： Simulink中 Sources庫 參數(shù)“ Step time”設(shè)為“ 1e7” 參數(shù)“ Initial value”設(shè)為“ 0” 參數(shù)“ Final value”設(shè)為“ 1” 參數(shù)“ Sample time”設(shè)為“ 2e8” Scope模塊：（ Scope） 庫： Simulink中 sink庫 參數(shù)“ Number of Axes”為“ 2” 啟動(dòng)仿真。在大家的幫助下，困難一個(gè)一個(gè)解決掉，論文也慢慢成型。 EDA 技術(shù)與 VHDL，清華大學(xué)出版社， 2020。 [12]任愛峰等。 bantamweight Bradley Stone was added to the list in 1994. Following a report from a medical working party, which included neurosurgeons, the British Boxing Board of Control sub