【正文】 關(guān)導(dǎo)通，預(yù)充電： CMMM0?V0M01n F E TMM1n ????DDDDo u tnpVVV放電，使和，則輸出通過邏輯陣列若運算結(jié)果為邏輯；持，則輸出為高阻態(tài)，保若運算結(jié)果為邏輯邏輯陣列運算得到輸出導(dǎo)通，輸入經(jīng)截止，求值：?預(yù)充電管 :提供輸出高電平 求值控制管 :保證預(yù)充電期間無靜態(tài)功耗 輸出電容：包括結(jié)電容、扇出門輸入電容和布線電容，保持預(yù)充電電平 60 動態(tài) CMOS電路 基本類型 MpMeVDDPDN?In1In2In3OutMeMpVDDPUN?In1In2In3??OutCLCL? p ne tw or k? n ne tw or k2 ph a s e o pe ra t i on :? E va lua tion ? P re c ha rg e 下拉 n網(wǎng)絡(luò) 上拉 p網(wǎng)絡(luò) PDN表示下拉 nFET邏輯鏈， PUN表示上拉 nFET邏輯鏈。 output [2:0]Q。 else begin Q3=0。 113 CMOS邏輯電路比較 優(yōu)缺點 實現(xiàn)電路 優(yōu)點 缺點 靜態(tài) CMOS 穩(wěn)定性好，噪聲容限高，適合EDA設(shè)計 晶體管數(shù)多，大扇入時面積大 準 nMOS 電路簡單，晶體管數(shù)少 噪聲容限小，有靜態(tài)功耗，有比邏輯 動態(tài) CMOS 速度快，面積小 定時刷新對電路最低頻率有限制，存在電荷泄漏等寄生效應(yīng) 114 本章作業(yè) ? 課本 272頁 ， ， ， 115 多路選擇器 2選 1 MUX:功能描述 符號 選擇端 輸出端 輸入端 spspf ???? 10邏輯表達式 行為描述 116 NAND2實現(xiàn) 傳輸門實現(xiàn) 傳輸管實現(xiàn) 16個 FET 8個 FET,但寄生電容 、 電阻大 → 延遲大 8個 FET， 版圖布線面積小 ， 需在輸出端加非門把輸出高電平從 VDDVTn恢復(fù)到 VDD 多路選擇器 2選 1 MUX:電路實現(xiàn) 117 符號 選擇端 輸出端 輸入端 013012022010 sspsspsspsspf ????????????邏輯表達式 行為描述 多路選擇器 4選 1 MUX:功能描述 118 門級描述 門級實現(xiàn)（基于 NAND） 多路選擇器 4選 1 MUX:門級實現(xiàn) 119 管級描述 nMOS管級實現(xiàn) W0 W1 W2 W3 W_O W_x 多路選擇器 4選 1 MUX:管級實現(xiàn) 120 nMOS版圖 nMOS電路圖 多路選擇器 4選 1 MUX:物理版圖 121 多路選擇器 4選 1 MUX:CMOS實現(xiàn) 122 位級實現(xiàn) 符號 行為描述 多路選擇器 8bit 2選 1 MUX:邏輯 123 用 8個 1bit 2:1MUX構(gòu)成 1個 8bit2:1MUX 多路選擇器 8bit 2選 1 MUX:版圖 124 n:m MUX：通過 m位選擇字 ， 將 n個輸入中的一個選送到輸出 f )(l o g2 2 nmn m ?? 多路選擇器 n:m 數(shù)據(jù)選擇器 125 規(guī)律 VLSI部件的描述與實現(xiàn) ? VLSI部件的表征方法 ? 圖形描述：電路符號 → 邏輯圖 → 電路圖 → 版圖 ? 功能符號：邏輯表達式，真值表，卡諾圖 ? HDL描述：行為級，門級（結(jié)構(gòu)級之一），管級（結(jié)構(gòu)級之二） ? VLSI部件實現(xiàn)的多樣性 ? 同一邏輯功能可以用不同的邏輯門組合來實現(xiàn) ? 同一個邏輯門組合可以用不同的管級電路來實現(xiàn) ? 同一個管級電路可以用不同的物理版圖來實現(xiàn) 126 二進制譯碼器 2/4譯碼器 :定義 高電平有效 低電平有效 符號 真值表 由 2個輸入 s s0的值來確定 4個輸出 d0~d1中哪一個處于高電平或低電平 127 高電平有效 低電平有效 邏輯表達式 行為描述 二進制譯碼器 2/4譯碼器 :描述 128 知識復(fù)習(xí) ? 基本定律 ? 交換律 ? 分配律 ? 恒等律 ? 互補律 ? 狄摩根定律（ Deman‘ s Theorem） ? 化簡規(guī)則 abbaabba ??????布爾代數(shù)基本定律 )()()()()()(cabacbacabacba????????????aaaa ???? 1001 ???? aaaababababa ?????? )()(abaababaababaa???????????129 高電平有效 二進制譯碼器 2/4譯碼器 :門級實現(xiàn) (1) 130 低電平有效 二進制譯碼器 2/4譯碼器 :門級實現(xiàn) (2) 131 輸入 n位控制字，使 m條輸出線中的一條有效（高電平有效置 1，低電平有效置 0），而其余 m1條輸出線不受影響。239。 11 cbaf ??? 靜態(tài) CMOS電路 實例 1:PUP與 PDN設(shè)計 12 CBAf ??? 靜態(tài) CMOS電路 實例 1:CMOS電路設(shè)計 13 版圖方案 1 版圖方案 2 cbaf ??? 靜態(tài) CMOS電路 實例 1:版圖設(shè)計 14 )()( edcbaf ????? 靜態(tài) CMOS電路 實例 2:PUP與 PDN設(shè)計 15 )()( edcbaf ????? 靜態(tài) CMOS電路 實例 2:版圖設(shè)計 16 VDDABCDDAB CO U T = D + A ? ( B + C ) 靜態(tài) CMOS電路 實例 3 17 靜態(tài) CMOS電路 實例 4 18 靜態(tài) CMOS電路 OAI22 C A B X = (A+B)?(C+D) B A D VDD X X GND A B C PUN PDN C D D A B C D 19 靜態(tài) CMOS電路 延時與輸入組態(tài)有關(guān) (1) CL B Rn A Rp B Rp A Rn Cint ? Delay is dependent on the pattern of inputs ? Low to high transition ? both inputs go low ? delay is Rp/2 CL ? one input goes low ? delay is Rp CL ? High to low transition ? both inputs go high ? delay is 2Rn CL 20 靜態(tài) CMOS電路 延時與輸入組態(tài)有關(guān) (2) 0. 500. 511. 522. 530 100 200 300 400A=B=1?0 A=1, B=1?0 A=1 ?0, B=1 time [ps] Voltage [V] Input Data Pattern Delay (psec) A=B=0?1 67 A=1, B=0?1 64 A= 0?1, B=1 61 A=B=1?0 45 A=1, B=1?0 80 A= 1?0, B=1 81 NMOS = ?m/ ?m PMOS = ?m/ ?m CL = 100 fF 21 ? 規(guī)則 ? 最壞的情況發(fā)生在有盡可能多的 FET串聯(lián)時的情形 ? 最長的下降時間取決于最長的 nFET串聯(lián)鏈 ? 最長的上升時間取決于最長的 pFET串聯(lián)鏈 ? 步驟 ? 找到最長的 nFET串聯(lián)鏈導(dǎo)通時的邏輯組合，確定等效電路，計算時間參數(shù)，求出下降時間 ? 找到最長的 pFET串聯(lián)鏈導(dǎo)通時的邏輯組合，確定等效電路，計算時間參數(shù)，求出上升時間 靜態(tài) CMOS電路 延時分析方法 22 VDDVDDVDDCLFCLCLFFRpRpRpRpRpRnRnRnRnRnAAAAAAB BBB( a ) I nve r t e r ( b) 2 i npu t N A N D ( c ) 2 i npu t N O Rtp = Ron CL( as s u m i n g t h at CL d om i n at e s ! )= RON反相器 NAND2 NOR2 Lonp CRt ? Lw o r s enpfCRt ,? Lw o r s eppr CRt ,? 靜態(tài) CMOS電路 傳播延時 :估算 23 VDDCLFRpRpRnRnAA BB2input NA ND1 . A s s u m e Rn= Rp= r e s i s t a n c e o f m i n i m u m s i z e d N M O S i n v e r t e r2 . D e te rm in e “ Wo rs t C a s e In p u t” tra n s itio n( D e l a y d e p e n d s o n i n p u t v a l u e s )3 . E x a m p l e : tp L H f o r 2 i n p u t N A N D Wo r s t c a s e w h e n o n l y O N E P M O S P u l l su p t h e o u t p u t n o d e F o r 2 P M O S d e v i c e s i n p a r a l l e l , t h e r e s i s t a n c e i s l o w e r4 . E x a m p l e : tp H L f o r