【正文】 統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。 //是鍵K2，則給寄存器賦值0xfc839。例如，若按下K3，則點亮LED1~3發(fā)光管。通過布局、布線后得到設(shè)計好的PCB圖（如圖2104）。PCF8563T的CLKOUT以及INT都是開漏輸出，所以都需要加上拉電阻。 表274 引腳功能接口引腳標(biāo)號功能J31無孔防止插反2~4空用于以后擴(kuò)展6GNDGND7~10空用于以后擴(kuò)展11~17FPGA_47~FPGA_55I/O口19~20UPPER_BYTE、LOWER_BYTE高低字節(jié)選擇21~22nOE、nWE讀、寫信號123~44A0~A22地址信號45~60D0~D15數(shù)據(jù)總線 16第2章 FPGA開發(fā)板原理圖分析J42VCC5來自主板的5V電源4GNDGND6I2C_SCL、I2C_SDAI2C接口7~44FPGA_121~FPGA_175主板外設(shè)用I/O口45~56EP1C6Q240的I/O口EP1C6Q240的I/O口57~60空用于以后擴(kuò)展 驗證功能電路為了使功能硬件驗證實現(xiàn)“可見性”，本開發(fā)板除設(shè)計有FPGA、各類存儲器以及擴(kuò)展PACK外，還設(shè)計了按鍵及LED、數(shù)碼管顯示、液晶顯示蜂鳴器等電路。為了得到一個穩(wěn)定、精確的 12第2章 FPGA開發(fā)板原理圖分析時鐘頻率，有源晶振的供電電源經(jīng)過了LC濾波。配置電路如圖232所示。2片SRAM的片選信號分別為SRAM_ nCS1和SRAM_ nCS2。如表21所列，EP1C6Q240 配置文件的大小為1167216bit，EPCS4的容量為4Mbit。Flash存儲器可以在掉電后保存數(shù)據(jù)。目前FPGA已經(jīng)滲透到人們?nèi)粘Ｉ畹母鱾€方面，在手機(jī)、電視、數(shù)碼相機(jī)、洗衣機(jī)、電冰箱、空調(diào)，甚至電飯鍋、手表里，都有它們的身影。開發(fā)工具智能化等特點，特別是隨著電子工藝的不斷改進(jìn)，低成本FPGA器件推陳出新，這一切促使FPGA成為當(dāng)今硬件設(shè)計的首選方式之一。而第三章對做好的電路板進(jìn)行簡單的測試。本文中所采用的FPGA器件特性如表21。 SRSM存儲器開發(fā)板使用2片512KB的IS61LV25616AL（256K*16bit），每片SRAM都可兼容1MN容量的IS61LV51216AL，這樣SRAM容量最大可為2MB。 表231 Cyclone FPGA配置模式表配置模式 描述主動串行配置（AS）采用串行配置器件（EPCSEPCSEPCS1EPCS64） 9電子科技大學(xué)成都學(xué)院課程設(shè)計被動配置（PS）采用專用配置器件（EPCEPCEPCEPCEPC16）采用配置控制器（單片機(jī)、CPLD等）配合Flash下載電纜 JTAG配置通過JTAG進(jìn)行配置開發(fā)板提供2種配置方法：1. 調(diào)試時，使用運(yùn)行在豬計算機(jī)上的QuartusII軟件，通過JTAG電纜連接到電路板上電的10針JTAG接口直接下載配置數(shù)據(jù)到FPGA。 時鐘電路FPGA內(nèi)部沒有振蕩電路，使用有源晶振是比較理想的選擇。PACK上還有6個I/O口，這樣就極大地方便了與外部I/O器件進(jìn)行連接。液晶驅(qū)動電路如圖284所示。模擬地和數(shù)字地是通過0Ω電阻進(jìn)行隔離，以降低噪聲干擾。硬件原理圖如圖281所示。b11111110: led_r r=839。 將Altera ByteBlasterII下載電纜的兩端分別接到PC機(jī)的打印機(jī)并口和實驗板的JTAG下載口上，打開電源，執(zhí)行下載命令，把程序下載到FPGA器件中。為了更好得檢測制作好的電路板，我們還得編寫多點的程序，對電路板進(jìn)行更加全面的測試。所以經(jīng)過綜合考慮后，開發(fā)板最終設(shè)計為以EP1C6Q240C8為主，僅留有存儲器、數(shù)據(jù)配置、復(fù)位、實時時鐘、I/O口分配、擴(kuò)展接口、獨立按鍵及LED、液晶顯示、數(shù)碼管顯示、蜂鳴器和電源電路。b11111111。 //定義寄存器reg[7:0] buffer_r。1117系列生產(chǎn)廠家多，并且各種不同的輸出電壓值都有，方便設(shè)計時靈活選擇。3SPX1117系列LDO芯片輸出電流可達(dá)800mA，輸出電壓的精度在1%~+1%以內(nèi)，還具有電流限制和熱保護(hù)功能。 圖282 蜂鳴器控制電路 七段數(shù)碼管顯示電路七段數(shù)碼管顯示電路如圖283所示，RP4B_1~RP4B_RP4_5~ RP4_RP6_1~ RP6_8是段碼上的限流電阻，位碼由于電流較大，采用了三極管驅(qū)動。還可擴(kuò)展其他的用戶電路。 表233 配置模式設(shè)置MSEL1MSEL0配置模式00AS主動（串行配置器件）01PS被動（CPLD控制）00或1JTAG配置 復(fù)位電路由于FPGA芯片的高速、低工作電壓導(dǎo)致其噪聲容限低，所以對電源的紋波、瞬態(tài)響應(yīng)性能、時鐘源的穩(wěn)定性和電源監(jiān)控可靠性等諸多方面也提出了更高的要求，開發(fā)板的復(fù)位電路使用了I2C存儲器的電源監(jiān)控芯片CAT1025SI30（~）提高了系統(tǒng)的可靠性。 配置電路Cyclone FPGA使用SRAM單元來存儲配置數(shù)據(jù)。電路中隊芯片的片選信號線進(jìn)行了上拉（R2R30）。Cyclone低成本結(jié)構(gòu)和Cyclone FPGA豐富的器件資源相結(jié)合，能夠?qū)崿F(xiàn)完整的可編程芯片系統(tǒng)（SOPC）方案，成為大批量應(yīng)用的理想選擇。利用FPGA這些優(yōu)點，選擇合適的FPGA芯片，用戶就能輕而易舉地設(shè)計自己的“計算機(jī)”和“數(shù)字系統(tǒng)”。目前，F(xiàn)PGA器件不僅是邏輯門、布線資源和I/O可編程，隨著半導(dǎo)體工藝采用90nm和65nm，乃至45nm工藝，在FPGA中增加了許多硬件核，如存儲器、時鐘管理和算法功能，直到增加嵌入式處理器硬核和軟核等，也就是在DSP和嵌入式處理器等關(guān)鍵領(lǐng)域發(fā)展可編程技術(shù)，F(xiàn)PGA已經(jīng)成為在單片器件上同時提供可編程邏輯、高性能DSP和嵌入式處理器的系統(tǒng)級（SOC）芯片。從這種意義上來說，F(xiàn)PGA實際上就是一個子系統(tǒng)部件。Cyclone系列FPGA提供了全功能的鎖相環(huán)(PLL)，用于板級的時鐘網(wǎng)絡(luò)管理和專用I/O接口，這些接口用于連接業(yè)界標(biāo)