【正文】 計(jì)有FPGA、各類存儲(chǔ)器以及擴(kuò)展PACK外，還設(shè)計(jì)了按鍵及LED、數(shù)碼管顯示、液晶顯示蜂鳴器等測驗(yàn)電路。FPGA的所有I/O控制塊允許每個(gè)I/O引腳單獨(dú)配置為輸入口，不過這種配置是系統(tǒng)自動(dòng)完成的。例如，若按下K3，則點(diǎn)亮LED1~3發(fā)光管。 //模塊名kledinput[3:0] k。assign led=led_r。b11111110。 //是鍵K2，則給寄存器賦值0xfc839。b11110111: led_r =839。 //否則給寄存器賦值0xffendcaseendendmodule選擇目標(biāo)器件并對相應(yīng)引腳進(jìn)行鎖定，正在這里所選的器件為Altera公司Cyclone系列的EP1C6Q240C8芯片，引腳鎖定方法如表32所示。觀察發(fā)光管LED1~LED8的亮滅狀態(tài)，按下K1~K4的任一鍵，再次觀察發(fā)光管的狀態(tài)。FPGA作為現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流，系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。通過獨(dú)立按鍵及LED、液晶顯示、數(shù)碼管顯示、蜂鳴器等測試電路，可以檢驗(yàn)所設(shè)計(jì)的邏輯功能。因而，本文中開發(fā)板的設(shè)計(jì)是不夠全面的。以保證對后續(xù)研發(fā)功能驗(yàn)證的正確性。在此次課程設(shè)計(jì)中，我還得感謝曾幫遠(yuǎn)同學(xué)！感謝他在我電路圖設(shè)計(jì)以及購買元器件時(shí)的鼎力相助！在此，我感謝城隍廟電子批發(fā)市場二樓25號柜的唐懷阿姨，感謝她親自帶我到開板商那爭取到以較低價(jià)格開板,讓我能夠用有限的經(jīng)費(fèi)完成作品！最后，感謝我們的系主任張弛老師，感謝他為我們系的同學(xué)爭取到報(bào)銷一部分經(jīng)費(fèi)的機(jī)會(huì)，感謝他將我們系管理的那么有序、公正，讓每個(gè)老師都能夠?qū)ξ覀兺瑢W(xué)盡職盡責(zé)！而這，正是我的設(shè)計(jì)能夠順利完成的前提保證！ 29。我只希望本文能夠?yàn)樵谠擃I(lǐng)域辛勤奮斗的人們提供一些靈感和參考！ 27電子科技大學(xué)成都學(xué)院課程設(shè)計(jì)參考文獻(xiàn)[1]:北京航空航天大學(xué)出版社,~40[2] FPGA/:人民郵電出版社,~28[3]:中國電力出版社,~201[4]:電子工業(yè)出版社,~13 28致謝致謝在本次課程設(shè)計(jì)中，我首先要衷心感謝我的指導(dǎo)老師嚴(yán)成華老師！他認(rèn)真、嚴(yán)謹(jǐn)?shù)媒o我們確定了設(shè)計(jì)提綱和進(jìn)度。在第3章里，對開發(fā)板的測驗(yàn)比較簡單。由于一方面這種構(gòu)想的成本太高；另一方面配以如此多的功能電路，系統(tǒng)就過于復(fù)雜，使設(shè)計(jì)的難度過高，難以在規(guī)定的時(shí)間內(nèi)完成。而制作實(shí)驗(yàn)板的目的是為了給予設(shè)計(jì)人員對他們所設(shè)計(jì)出來的邏輯功能進(jìn)行驗(yàn)證。當(dāng)實(shí)驗(yàn)板可以正確運(yùn)行，此后我們就可以借助該實(shí)驗(yàn)板校驗(yàn)我們所研發(fā)的FPGA項(xiàng)目了。表32 引腳鎖定方法信號led [0]Led [1]Led [2]Led [3]Led [4]Led [5]Led [6]Led [7]k[0]k[1]k[2] k[3]引腳50535455176474849121122123124 對該工程文件進(jìn)行全程編譯處理，若在編譯過程中發(fā)現(xiàn)錯(cuò)誤，則找出并更正 25電子科技大學(xué)成都學(xué)院課程設(shè)計(jì)錯(cuò)誤，直到編譯成功為止。 //是鍵K4，則給寄存器賦值0xf0default led_r =839。b11111000。b11111101: led_r =839。 //讀取鍵值 case(buffer_r)839。 //定義發(fā)光管輸出口reg[7:0] led_r。新建Verilog ，輸入程序代碼（）并保存，進(jìn)行編譯，若在編譯過程中發(fā)現(xiàn)錯(cuò)誤，則找出并更正錯(cuò)誤，直至編譯成功為止。正確分配并鎖定引腳后，一旦在K1~K4中有鍵輸入，即可在檢測到鍵盤輸入的情況下，繼續(xù)判斷其鍵盤值并作出相應(yīng)的處理。 讀取按鍵信號實(shí)驗(yàn)板上有4個(gè)按鍵K1~K4，分別于FPGA的121~124陣腳相連；有8個(gè)LED，分別于FPGA的47~50、53~5176陣腳像連接。（3）器件的選擇：對于低成本系統(tǒng)，一般選擇EP1C6或EP1C3，穩(wěn)壓芯片選擇1117系列。 圖2103 整體電路 圖2104 設(shè)計(jì)好的PCB圖 22第2章 FPGA開發(fā)板原理圖分析本章以EP1C6Q240為例，介紹了FPGA實(shí)驗(yàn)板的設(shè)計(jì)方法。 圖2102 FPGA供電電源電路 21電子科技大學(xué)成都學(xué)院課程設(shè)計(jì)經(jīng)過對以上電路的整理我們可得到一個(gè)整體電路，如圖2103。另外，經(jīng)過5V電源濾波后得到一個(gè)5V的模擬電源VCC5A。 。 19電子科技大學(xué)成都學(xué)院課程設(shè)計(jì) 圖291 實(shí)時(shí)時(shí)鐘電路 電源電路FPGA所有的I/O口、主板上的存儲(chǔ)電路、串行配置器件、。最大總線速度為400kbps，每次讀/寫數(shù)據(jù)后，內(nèi)嵌的字地址寄存器會(huì)自動(dòng)產(chǎn)生增量。 圖283 七段數(shù)碼管顯示電路 18第2章 FPGA開發(fā)板原理圖分析 液晶顯示電路主板上配有128*64圖形點(diǎn)陣液晶屏，液晶屏內(nèi)部帶有液晶控制器ST7920。若把JP7A斷開，Q4截止，蜂鳴器停止蜂鳴。 按鍵及LED電路按鍵已LED電路如圖281所示。 14第2章 FPGA開發(fā)板原理圖分析 圖272 外設(shè)PACK接口電路 FPGA擴(kuò)展接口電路FPGA擴(kuò)展接口電路如圖273所示。PACK接口具有23根地址總線A0~A22，1