【正文】 簡(jiǎn)單的測(cè)試。利用FPGA這些優(yōu)點(diǎn)，選擇合適的FPGA芯片，用戶就能輕而易舉地設(shè)計(jì)自己的“計(jì)算機(jī)”和“數(shù)字系統(tǒng)”。和以往的PAL、GAL等相比較，F(xiàn)PGA/CPLD的規(guī)模比較大，可以替代幾十甚至幾千塊IC芯片。FPGA芯片所包含的資源越來越豐富，可實(shí)現(xiàn)的功能也越來越強(qiáng)，這使得FPGA在電子電路設(shè)計(jì)中越來越重要。開發(fā)工具智能化等特點(diǎn)，特別是隨著電子工藝的不斷改進(jìn)，低成本FPGA器件推陳出新，這一切促使FPGA成為當(dāng)今硬件設(shè)計(jì)的首選方式之一。目前，F(xiàn)PGA器件不僅是邏輯門、布線資源和I/O可編程，隨著半導(dǎo)體工藝采用90nm和65nm，乃至45nm工藝，在FPGA中增加了許多硬件核，如存儲(chǔ)器、時(shí)鐘管理和算法功能，直到增加嵌入式處理器硬核和軟核等，也就是在DSP和嵌入式處理器等關(guān)鍵領(lǐng)域發(fā)展可編程技術(shù)，F(xiàn)PGA已經(jīng)成為在單片器件上同時(shí)提供可編程邏輯、高性能DSP和嵌入式處理器的系統(tǒng)級(jí)（SOC）芯片。在密度和性能提高的同時(shí)，成本和功耗也極大地降低，使得FPGA在更多的應(yīng)用領(lǐng)域成為市場(chǎng)的主流。可以說FPGA設(shè)計(jì)技術(shù)是當(dāng)今高級(jí)硬件工程師與IC工程師的必備技能。目前FPGA已經(jīng)滲透到人們?nèi)粘Ｉ畹母鱾€(gè)方面，在手機(jī)、電視、數(shù)碼相機(jī)、洗衣機(jī)、電冰箱、空調(diào)，甚至電飯鍋、手表里，都有它們的身影。從這種意義上來說，F(xiàn)PGA實(shí)際上就是一個(gè)子系統(tǒng)部件。本文介紹了FPGA開發(fā)板的制作和簡(jiǎn)單的測(cè)試。 2第2章 FPGA開發(fā)板原理圖分析第2章 FPGA開發(fā)板原理圖分析本課題以Cyclone系列FPGA的EP1C6Q240為核心的運(yùn)算控制芯片。Flash存儲(chǔ)器可以在掉電后保存數(shù)據(jù)。Cyclone系列FPGA提供了全功能的鎖相環(huán)(PLL)，用于板級(jí)的時(shí)鐘網(wǎng)絡(luò)管理和專用I/O接口，這些接口用于連接業(yè)界標(biāo)準(zhǔn)的外部存儲(chǔ)器器件。Cyclone器件綜合考慮了邏輯單元、存儲(chǔ)器、鎖相環(huán)(PLL)和高級(jí)I/O接口之間性能的平衡，實(shí)現(xiàn)了較低的制造成本與較高的性能，是那些對(duì)價(jià)格比較敏感的應(yīng)用的一個(gè)很好的選擇。 表21開發(fā)板所選用的FPGA器件特性 特性 EP1C6Q240邏輯單元（LE）5980 5電子科技大學(xué)成都學(xué)院課程設(shè)計(jì)M3K RAM塊（4Kbit+奇偶校驗(yàn)）20RAM總量9(bit)92160PLL(個(gè))2最大用戶I/O數(shù)（個(gè)）185配置二進(jìn)制文件（.rbf）大小（bit）1167216可選串行主動(dòng)配置器件EPCS4Cyclone FPGA常用的配置方式有主動(dòng)配置(AS)、被動(dòng)配置（PS）以及JTAG配置，主動(dòng)配置需要使用串行主動(dòng)配置器件EPCS。如表21所列，EP1C6Q240 配置文件的大小為1167216bit，EPCS4的容量為4Mbit。Flash電路如圖221所示。Flash的數(shù)據(jù)總線與所有掛在總線上的總線型外設(shè)（SRAM、主板上的液晶以及外擴(kuò)總線PACK）都是共用的。SRAM可作為高速存儲(chǔ)器使用，如顯示緩存等。2片SRAM的片選信號(hào)分別為SRAM_ nCS1和SRAM_ nCS2。SDRAM存儲(chǔ)電路如圖223所示。FPGA中的SRAM是易失性的，每次上電之前，配置數(shù)據(jù)必須重新下載到FPGA中。用戶可以隨時(shí)進(jìn)行JTAG模式的配置，但是要注意JTAG模式配置是直接對(duì)FPGA的SRAM單元編程，掉電后丟失，因此再次上電后腰重新下載。配置電路如圖232所示。此外完成主動(dòng)配置還需要用到引腳nSTATUS、nCONFIG、CONFIG _DONE、nCE、MSEL0和MSEL1。復(fù)位電路如圖241。~387MHz，~275MHz的系統(tǒng)時(shí)鐘。為了得到一個(gè)穩(wěn)定、精確的 12第2章 FPGA開發(fā)板原理圖分析時(shí)鐘頻率，有源晶振的供電電源經(jīng)過了LC濾波。通過擴(kuò)展接口電路，可以將外設(shè)及其他功能電路獨(dú)立開板。PACK2的電路如圖271所示。J19和J20是用于邏輯分析儀的測(cè)試點(diǎn)。 表274 引腳功能接口引腳標(biāo)號(hào)功能J31無孔防止插反2~4空用于以后擴(kuò)展6GNDGND7~10空用于以后擴(kuò)展11~17FPGA_47~FPGA_55I/O口19~20UPPER_BYTE、LOWER_BYTE高低字節(jié)選擇21~22nOE、nWE讀、寫信號(hào)123~44A0~A22地址信號(hào)45~60D0~D15數(shù)據(jù)總線 16第2章 FPGA開發(fā)板原理圖分析J42VCC5來自主板的5V電源4GNDGND6I2C_SCL、I2C_SDAI2C接口7~44FPGA_121~FPGA_175主板外設(shè)用I/O口45~56EP1C6Q240的I/O口EP1C6Q240的I/O口57~60空用于以后擴(kuò)展 驗(yàn)證功能電路為了使功能硬件驗(yàn)證實(shí)現(xiàn)“可見性”，本開發(fā)板除設(shè)計(jì)有FPGA、各類存儲(chǔ)器以及擴(kuò)展PACK外，還設(shè)計(jì)了按鍵及LED、數(shù)碼管顯示、液晶顯示蜂鳴器等電路。當(dāng)在BEEP輸入一定頻率的脈沖時(shí)，蜂鳴器蜂鳴，改變輸入頻率可以改變蜂鳴器的響聲。從電路可以看出，數(shù)碼股是共陽的，當(dāng)位碼驅(qū)動(dòng)信號(hào)為0時(shí)，對(duì)應(yīng)的數(shù)碼管才能操作；當(dāng)段碼驅(qū)動(dòng)信號(hào)為0時(shí)，對(duì)應(yīng)的段碼點(diǎn)亮。284 液晶驅(qū)動(dòng)電路 實(shí)時(shí)時(shí)鐘電路實(shí)時(shí)時(shí)鐘電路如圖291所示。PCF8563T的CLKOUT以及INT都是開漏輸出，所以都需要加上拉電阻。 系統(tǒng)電源電路電源電路如圖2101所示。使用時(shí)，其輸出端需要接一個(gè)至少10uF的鉭電容來改善瞬態(tài)響應(yīng)和穩(wěn)定性。 20第2章 FPGA開發(fā)板原理圖分析 圖2101 電源電路 FPGA電源電路,I/。通過布局、布線后得到設(shè)計(jì)好的PCB圖（如圖2104）。（2）I/O口的引出與排列：電路板除了用于做一些簡(jiǎn)單的編程實(shí)驗(yàn)之外，最主要的還是用于與其他擴(kuò)展板配合使用，即可以嵌入到一些復(fù)雜的系統(tǒng)中。 23電子科技大學(xué)成都學(xué)院課程設(shè)計(jì)第3章 實(shí)驗(yàn)板的測(cè)驗(yàn)本開發(fā)板除設(shè)