fpga系統(tǒng)電源電路設(shè)計(jì)畢業(yè)論文-全文預(yù)覽
【正文】 6根數(shù)據(jù)總線D0~D15，讀/寫(xiě)信號(hào)OE、WE、UPPER_BYTE和LOWER_BYTE，片選信號(hào)為EXT_nCS。 13電子科技大學(xué)成都學(xué)院課程設(shè)計(jì) 外擴(kuò)I/O口PACK2PACK2的設(shè)計(jì)，考慮了高速電路的特性，可擴(kuò)展高速外設(shè)，如高速A/D、D/A等。圖261 FPGA I/O口分配電路由于PLL輸出引腳輸出的時(shí)鐘頻率很高，考慮到高速時(shí)鐘信號(hào)的反射，在兩個(gè)PLL輸出引腳都連接了一個(gè)30Ω的終端匹配電阻用于降低反射信號(hào)的幅度，增加電路的可靠性。系統(tǒng)時(shí)鐘電路如圖3腳和2腳的下拉電阻和上拉電阻必須接上。各種配置方式的MSEL0、MSEL1設(shè)置見(jiàn)表233。串行配置器件的4針接口為：串行輸入時(shí)鐘(DCLK)、串行數(shù)據(jù)輸出（DATA）、AS數(shù)據(jù)輸入(ASDI)以及低有效的片選（nCS）。主動(dòng)串行配置模式（AS）是將配置數(shù)據(jù)存儲(chǔ)在串行配置器件EPCS中，在每次系統(tǒng)上電是FPGA會(huì)自動(dòng)使用EPCS中的配置數(shù)據(jù)進(jìn)行配置。用戶可以通過(guò)上述中的任一種下載配置數(shù)據(jù)到FPGA。當(dāng)I/O口足夠時(shí)，可將數(shù)據(jù)總線分開(kāi)，片選信號(hào)共用，從而構(gòu)成一個(gè)32bit數(shù)據(jù)總線的SDRAM。SDRAM比較便宜，但需要實(shí)現(xiàn)刷新操作、行列管理、不同延時(shí)和命令序列等邏輯。 7電子科技大學(xué)成都學(xué)院課程設(shè)計(jì) 圖222 SRAM電路SRAM的28（A18）腳用于1MB容量的IS61LV25616AL。為了避免總線上其他的總線型外設(shè)在不使用時(shí)因意外而造成總線沖突，應(yīng)將這些外設(shè)的片選都上拉（低電平有效時(shí)）。2片AT49BV322D70TU的片選信號(hào)分別為FLASH_nCS1和FLASH_nCS2。 存儲(chǔ)電路開(kāi)發(fā)板的存儲(chǔ)器包括用于存儲(chǔ)FPGA配置數(shù)據(jù)并進(jìn)行主動(dòng)配置的串行配置器件EPCS、SDRAM、Flash以及SRAM。在配置過(guò)程中，Cyclone FPGA實(shí)時(shí)的解壓縮配置數(shù)據(jù)對(duì)SRAM單元編程。EP1C6Q240包含有5980個(gè)邏輯單元（LE）和92Kbit的片上RAM，有185個(gè)用戶I/O口，封裝為240Pin PQFP。設(shè)計(jì)者只需要下載Altera提供的完全免費(fèi)的Quartus II網(wǎng)絡(luò)版開(kāi)發(fā)軟件就可以馬上進(jìn)行Cyclone系列FPGA的設(shè)計(jì)和開(kāi)發(fā)。 系統(tǒng)框圖如圖21所示串行配置器件EPCS4JTGA接口IO PACKFPGACyclone系EP1C6Q24048MHz振蕩器LCD蜂鳴器按鍵（4個(gè)）LED（8個(gè)）SRAM（兩片）Flash（兩片）SDRAM（兩片） 5V、（電源） I2CAS接口復(fù)位電路 圖21 系統(tǒng)框圖 3電子科技大學(xué)成都學(xué)院課程設(shè)計(jì) FPGA電路Cyclone系列FPGA是基于成本優(yōu)化的， SRAM工藝，成本低且功能強(qiáng)大，最高達(dá)20060個(gè)邏輯單元和288K位的RAM。數(shù)據(jù)通過(guò)配置電路下載到FPGA進(jìn)行存儲(chǔ)，由FPGA對(duì)數(shù)據(jù)進(jìn)行處理。其中的電路包括Cyclone系列FPGA的EP1C6Q240為核心的運(yùn)算控制芯片、存儲(chǔ)器、數(shù)據(jù)配置、復(fù)位、實(shí)時(shí)時(shí)鐘、I/O口分配、擴(kuò)展接口、獨(dú)立按鍵及LED、液晶顯示、數(shù)碼管顯示、蜂鳴器和電源電路等?？s小體積、減輕重量、降低功耗，具有高集成度和高可靠性；易于獲得高性能，系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)、工藝設(shè)計(jì)之間緊密結(jié)合，這種一體化的設(shè)計(jì)有利于獲得前所未有的高性能系統(tǒng)；軟件模擬仿真后下載到FPGA制成了專用IC，設(shè)計(jì)者可以很直觀地測(cè)試其邏輯功能及性能指標(biāo)。 1電子科技大學(xué)成都學(xué)院課程設(shè)計(jì) 設(shè)計(jì)目的和意義FPGA是在PAL、GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來(lái)的。由于其現(xiàn)場(chǎng)邏輯功能可重構(gòu)且具有高集成度、高密度和高性能等特點(diǎn)，因而得到了迅猛發(fā)展。與傳統(tǒng)電路設(shè)計(jì)方法相比，F(xiàn)PGA具有功能強(qiáng)大，開(kāi)發(fā)過(guò)程投資小、周期短，可反復(fù)編程修改，保密性能好。目錄FPGA系統(tǒng)電源電路設(shè)計(jì)畢業(yè)論文目 錄第1章 緒論…………………………………………………………………………1 設(shè)計(jì)背景 1 設(shè)計(jì)目的和意義 2 論文的結(jié)構(gòu)安排 2第2章 FPGA開(kāi)發(fā)板原理圖分析 3 FPGA電路 4 存儲(chǔ)電路 6 Flash存儲(chǔ)器 6 SRSM存儲(chǔ)器 7 SDRAM存儲(chǔ)器 8 配置電路 9 復(fù)位電路 11 時(shí)鐘電路 12 FPGA I/O口分配電路 13 擴(kuò)展接口電路 13 外擴(kuò)I/O口PACK2 14 外設(shè)PACK接口電路 14 FPGA擴(kuò)展接口電路 15 驗(yàn)證功能電路 17 按鍵及LED電路 17 蜂鳴器電路 18 七段數(shù)碼管顯示電路 18 液晶顯示電路 19 實(shí)時(shí)時(shí)鐘電路 19 電源電路 20 系統(tǒng)電源電路 20 FPGA電源電路 21III目錄第3章 實(shí)驗(yàn)板的測(cè)驗(yàn) 24 讀取按鍵信號(hào) 24第4章 結(jié)論 27參考文獻(xiàn) 28致謝 29IV第1章 緒論第1章 緒論 設(shè)計(jì)背景半導(dǎo)體技術(shù)一直遵循著名的摩爾定律持續(xù)地發(fā)展，回顧半導(dǎo)體的發(fā)展歷史，當(dāng)一種技術(shù)具有可編程特性時(shí)，它就會(huì)處于支配的地位。FPGA/CPLD、DSP和CPU被稱為未來(lái)數(shù)字電路系統(tǒng)的3塊基石，也是目前硬件設(shè)計(jì)研究的熱點(diǎn)。隨著可編程邏輯技術(shù)的不斷進(jìn)步和創(chuàng)新，F(xiàn)PGA（現(xiàn)場(chǎng)可編程邏輯門(mén)陣列）已被廣泛應(yīng)用于通信、航天、醫(yī)療電子、工業(yè)控制等領(lǐng)域。在工業(yè)自動(dòng)化控制、通信、儀器儀表、汽車、船舶、航空航天、軍事設(shè)備、消費(fèi)類電子產(chǎn)品等領(lǐng)域更是它們的天下。具體地講，F(xiàn)PGA在硬件系統(tǒng)設(shè)計(jì)中具有以下優(yōu)越性。希望能夠給予讀者更多的借鑒和更好的幫助！ 論文的結(jié)構(gòu)安排 本文的第二章介紹了FPGA實(shí)驗(yàn)板的硬件原理圖。配以存儲(chǔ)器、數(shù)據(jù)配置、復(fù)位、實(shí)時(shí)時(shí)鐘、I/O口分配、擴(kuò)展接口、獨(dú)立按鍵及LED、液晶顯示、數(shù)碼管顯示、蜂鳴器和電源電路等。擴(kuò)展電路方便后續(xù)功能電路的開(kāi)發(fā)。Altera的NiosII系列嵌入式處理器的IP資源也可以用于Cyclone系列FPGA的開(kāi)發(fā)。Cyclone FPGA基本特性新的可編程構(gòu)架通過(guò)設(shè)計(jì)實(shí)現(xiàn)低成本嵌入式存儲(chǔ)資源支持各種存儲(chǔ)器應(yīng)用和數(shù)字信號(hào)處理(DSP)實(shí)施專用外部存儲(chǔ)接口電路集成了DDR FCRAM
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1