【正文】 一個時鐘的上跳延來了之后，高四位加一；當分鐘的高四位為5，同時低四位為9時，分鐘的高低四位都清零。在頂層文件中，由若干低層模塊“打包”組成整個多功能數(shù)字鐘，分別對各模塊作設計及仿真，最后級聯(lián)各模塊，統(tǒng)調(diào)、仿真及下載，從而實現(xiàn)各項功能。(6)時段控制模塊對該圖進行編譯及波形仿真如下 由仿真圖波形圖可以看出，從6點到18點，路燈滅，從19點到凌晨5點（包括5點）路燈亮，驗證了本模塊的邏輯功能正確。以及對軟件的使用不是很熟悉。 output o_clk。 else t_n=t_n+1。b001_1001。 // 3 439。hf: dout_0 = 739。b001_1001。 // 3 439。hf: dout_1 = 739。b001_1001。 // 3 439。hf: dout_2 = 739。b001_1001。 // 3 439。hf: dout_3 = 739。b001_1001。 // 3 439。hf: dout_4 = 739。b001_1001。 // 3 439。hf: dout_5 = 739。b001_1001。 // 3 439。hf: dout_6 = 739。b001_1001。 // 3 439。hf: dout_7 = 739。 439。b000_0000。h3: dout_7 = 739。 439。b000_0000。h3: dout_6 = 739。 439。b000_0000。h3: dout_5 = 739。 439。b000_0000。h3: dout_4 = 739。 439。b000_0000。h3: dout_3 = 739。 439。b000_0000。h3: dout_2 = 739。 439。b000_0000。h3: dout_1 = 739。 439。b000_0000。h3: dout_0 = 739。 else if(t_p(N1)) clk_p=1。 divn (.WIDTH(16),.N(50000)) u2(.clk(CLOCK_50), .rst_n(ncR), .o_clk(_1KHzOut) )。九、《課程設計》中設計項目完成最終結(jié)論特點： 將我們所學的知識來運用實現(xiàn)具有以二十四小時計時、顯示、整點報時、時間設置和時段控制的功能。對上述仿真波形圖進行打包工作，將60進制圖建立成模塊：(4)校時校分模塊模塊原理圖如下對該圖進行編譯及波形仿真如下分析及結(jié)論：由仿真圖可以看出，當SWM為0時，用秒時鐘CPS對分鐘進行校對。拓展功能：校時、校分（有兩個使能端構(gòu)成，分別為校時、校分功能，同時按無效） 仿電臺報時（每個小時的59分555559分別以四長聲一短聲進行報時） 時段控制（讓信號顯示燈在晚上19點至早上5點滅。對上述仿真波形圖進行打包工作，將60進制圖建立成模塊：(3)秒鐘計時 　 模塊原理圖如下：對該圖進行編譯及波形仿真如下分析及結(jié)論：仿真實現(xiàn)00—59秒的記數(shù)功能。老師說是級聯(lián)有問題，經(jīng)過返回去修改模塊、仿真均沒有問題。 assign f=s?_5HzOut:_1HzOut。 else if(t_p==N1) t_p=0。h2: dout_0 = 739。b111_1000。 439。h2: dout_1 = 739。b111_1000。 439。h2: dout_2 = 739。b111_1000。 439。h2: dout_3 = 739。b111_1000。 439。h2: dout_4 = 739。b111_1000。 439。h2: dout_5 = 739。b111_1000。 439。h2: dout_6 = 739。b111_1000。 439。h2: dout_7 = 739。b111_1000。 439。h0: dout_7 = 739。 439。b001_0010。h0: dout_6 = 739。 439。b001_0010。h0: dout_5 = 739。 439。b001_0010。h0: dout_4 = 739。 439。b001_0010。h0: dout_3 = 739。 439。b001_0010。h0: dout_2 = 739。 439。b001_0010。h0: dout_1 = 739。 439。b001_0010。h0: dout_0 = 739。 439。b001_0010。 else clk_n=0。 reg [WIDTH1:0] t_p