freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

eda實現(xiàn)多功能數(shù)字鐘課程設計-文庫吧

2025-01-03 12:47 本頁面


【正文】 形仿真如下由仿真波形分析:①電子鐘走時正常;②通過對SWH和SWM的操作,能“校時”“校分”;③整點高音低音報時;④時段控制路燈的亮滅。七、下載 添加譯碼模塊后的原理圖 選用芯片分配引腳號對器件進行下載 在電腦上安裝實驗板驅動然后下載模塊進行驗證時鐘功能。效果顯示 ①校時②校分③整點報時八、《課程設計》中遇到的問題及解決辦法: (1)在用verilog HDL描述模塊時一些語言的理解不是很熟悉也不是很理解的到位,通過查找其他書籍和詢問老師才得以理解。(2)模塊編譯成功了進行仿真的時候有些時候得不到相應的結果,會有錯誤出現(xiàn),通過回頭檢查,發(fā)現(xiàn)是自己沒有按照操作步驟中的setting進行設置所以得不到相應的仿真圖形。(3)在最后的所有打包模塊級聯(lián)的時候,很多相應的細節(jié)沒有注意,例如,有些管腳需要輸入這個管腳而我沒有給,還有一些管腳之間的鏈接,我由于疏忽有些標明是大寫,有些標明是小寫,因此,聯(lián)接不成功。后來反復的檢查就成功了。(3)。(4)在效果顯示上面我一開始的效果是秒鐘走時正常,到了分鐘該進制它不進制。老師說是級聯(lián)有問題,經(jīng)過返回去修改模塊、仿真均沒有問題。后來就將分鐘、時鐘的模塊換成了用圖形仿真進行打包然后級聯(lián)在進行下載顯示效果,效果是成功的。后來也有部分同學也出現(xiàn)了這樣的狀況,老師好好的看了各模塊,原來一些模塊有著相應的問題。九、《課程設計》中設計項目完成最終結論特點: 將我們所學的知識來運用實現(xiàn)具有以二十四小時計時、顯示、整點報時、時間設置和時段控制的功能。實用性: 數(shù)字電子鐘在我們平常生活中很常用,應用比較廣泛,而經(jīng)過我所設計的這款數(shù)字鐘設計過程也比較簡單,通過編程就能達到相應的功能。 心得體會:縱使有很多問題,但最終都被解決了,雖然有的問題是和同學討論解決的,有些東西是請教老師的但還是很高興的。在這些錯誤中也透露了自己對現(xiàn)有數(shù)電知識掌握的不牢固,對很多概念仍處于朦朧狀態(tài)。以及對軟件的使用不是很熟悉。因此這些是我以后還需要加強學習的地方。十、結束語通過這次VHDL課程設計,我學到了很多,對于原本掌握的不好的數(shù)字邏輯相關知識,在課程設計具體實踐中有了很深刻的認識,在對于QuartusП的操作上也有很大的提高,增加了操作的熟練程度,現(xiàn)在我已經(jīng)有信心做任何的設計課題。 在學到新知識的同時,我也認識到了VHDL設計的困難性。同時我也覺得將所學的知識融會貫通的運用到實際操作中還是需要一些更多的鍛煉。最后,感謝老師們幫我處理一些解決不了的問題,還要感謝在我思維陷入困境時給予我指點,讓我獲得靈感的同學們以及來幫助我解決問題的同學,謝謝大家!十一、附錄分頻模塊程序module div_zh(f,_500HzOut,_1KHzOut, ncR,CLOCK_50,s)。 input ncR,CLOCK_50,s。 output _500HzOut,_1KHzOut,f。 wire _1HzOut,_5HzOut。 assign f=s?_5HzOut:_1HzOut。 divn (.WIDTH(26),.N(50000000)) u0(.clk(CLOCK_50), .rst_n(ncR), .o_clk(_1HzOut) )。 divn (.WIDTH(17),.N(100000)) u1(.clk(CLOCK_50), .rst_n(ncR), .o_clk(_500HzOut) )。 divn (.WIDTH(16),.N(50000)) u2(.clk(CLOCK_50), .rst_n(ncR), .o_clk(_1KHzOut) )。 divn (.WIDTH(24),.N(10000000)) u3(.clk(CLOCK_50), .rst_n(ncR), .o_clk(_5HzOut) )。 endmodulemodule divn(o_clk,clk,rst_n)。 input clk,rst_n。 output o_clk。 parameter WIDTH=3。 parameter N=6。 reg [WIDTH1:0] t_p。 reg [WIDTH1:0] t_n。 reg clk_p。 reg clk_n。 assign o_clk=(N==1)? clk:(N[0]?(clk_p|clk_n):clk_p)。 always @(posedge clk or negedge rst_n) begin if(!rst_n) t_p=0。 else if(t_p==N1) t_p=0。 else t
點擊復制文檔內(nèi)容
環(huán)評公示相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1