【正文】 以后還可以考慮加入其他功能，如加入溫度顯示 (DBl820)，加入監(jiān)控單元的設計等。仿真文件 simulation report 通常會自動彈出，否則選擇 processing?simulation report 。 在 Configuration 選項頁，選擇配置器件為 EPCS1，其配置模式選擇為 active serial。 離開對 FPGA 結(jié)構的詳細了解 , 設計人員就不可能優(yōu)化設計。 when others=keyr=XFFFF。 elsif S=0011 then 息 3 case cdount is when 0000=keyr=XFFDF。 when 0010=keyr=X0380。 when 0100=keyr=X7398。 when 0110=keyr=X0080。 when 1000=keyc=0000000100000000。 else S=S+1。 本次設計“淮、安、信、息”漢字樣式設計程序如下： library ieee。 端口定義 輸入信號 Sel:out std_logic_vector(3 downto 0))。 lpm_port_updown : STRING。 RS232 串口用于上位機與下位機的數(shù)據(jù)傳輸， JTAG 接口用于程序下載與調(diào)試 串口電路 FPGA 的電平為 TTL 電平 (即：高電平 — +,低電平 — 0V)，而計算機串口電平為 RS232 電平 (即：高 電平 — 12V,低電平 — +12V),所以，計算機與單片機之間進行通訊時需要加電平轉(zhuǎn)換芯片。輸入接口是通過串口即 RS232 以及 JTAG 下載線來實現(xiàn)從 PC 上位機傳輸數(shù)據(jù)至下位機。 STC89LE52RC 是一款低功耗、高速且抗干擾能力強的單片機。若使用第二和第三種方式，則頻率必須大于 16 8=128Hz，周期小于 即可符合視覺暫留要求。由于列是由一個向量決定，而每一時刻的值只能有一個固定的值，因而只能使某一列的若干個點亮，因此就決定了只能用逐列掃描的方法。 （ 3）全彩 LED 顯示屏方面，目前高亮度 LED 已可以產(chǎn)生紅、綠、藍三原色的光，組成大型全彩 LED 顯示屏，目前大型 LED 看板的使用以日本、中國、香港、韓國、臺灣、新加坡等亞洲地區(qū)為主，歐洲及美國其次。以上兩種應用需要為 LED 提供電能及熱能保護，以增加其耐用性。而隨著世博會的臨近， LED 顯示屏將廣泛的應用在體育場館以及道路交通指示中， LED 顯示屏在體育廣場中的應用將出現(xiàn)快速增長。 關鍵詞 ： LED 點陣； FPGA； VHDL 語言；漢字滾動顯示 Abstract II Abstract Primary research is based on FPGA, Led Scrolling dot matrix characters. First described based on field programmable gate array (FPGA) hardware circuit, as well as the principle character dot matrix display。在世界各國環(huán)保議題日漸重視的趨勢下， LED 照明產(chǎn)業(yè)將扮演極重要的角色，其主要應用在于室內(nèi)、室外照明以及街燈等高功率產(chǎn)品。隨著電子設計自動化（ EDA）技術的進展，基于可編程 FPGA 器件進行系統(tǒng)芯片集成的新設計方法，也正在快速地到代基于 PCB 板的傳統(tǒng)設計方式。系統(tǒng)軟件設計主要是設計 FPGA 芯片進行控制所需要的相關程序，這部分程序采用 Verilog 語言進行編寫?？梢栽O計一些比較復雜的算法來控制這個數(shù)組，使設計的系統(tǒng)不但可以滾動顯示漢字，還可以擴展一些其它的顯示效果。 第三章 硬件設計 9 第三章 硬件設計 功能要求 設計一個室內(nèi)用 16 16 點陣 LED 圖文顯示屏，要求在目測條件下 LED 顯示屏各點亮度均勻、充足，可顯示圖形和文字，顯示圖形或文字應穩(wěn)定、清晰無串擾。數(shù) 據(jù)采集同樣使用德州儀器的 TLC5510，最高采樣率為 20M。 231U19BWF1123J1104C48106C9DGNDDGND DGNDDGNDVCC 圖 31 電源接口及開關電路 如圖 所示，該復位電路可以實現(xiàn)對系統(tǒng)的初始化作用。 LIBRARY lpm。 淮安信息職業(yè)技術學院畢業(yè)設計論文 14 如圖 32 所示： 圖 32 仿真波形圖 從上圖可以看出，該模塊為十六進制的 計數(shù)器，當 CLK 給予脈沖時輸出為前一個數(shù)值加 1，例如：在 前輸出為 0AH，在這個時刻 CLK 給予觸發(fā)脈沖， 后輸出值為 0BH。 Else Lie=1111。 signal dount: std_logic_vector(9 downto 0)。 when 0001=keyc=0000000000000010。 end case。 when 1111=keyr=XFFFF。 when 1101=keyr=X439E。 when 1011=keyr=X53C9。 when 1001=keyr=XA996。成本高、風險大 , 而 通常對每個 ASIC 品種的需求量往往不大 ,NRE 費用分攤到每個產(chǎn)品上價太高 , 用戶無法接受。 編譯前設置 （ 1）選擇目標芯片。設置 clk 的時鐘周期為 2us 占空比為 50%。 展望 通過該系統(tǒng)的研究與設計，不僅使我的專業(yè)理論和實踐得到了很好的結(jié)合，也鍛煉了我在遇到難題時獨立思考和解決問題的能力。 .EDA 工程概論 .清華大學出版社 ,20xx 年 . .CPLD/ FPGA 的開發(fā)與應用 .電子工業(yè)出版社 ,20xx 年 . .FPGA 原理、設計與應用 .天津大學出版社 ,1999 年 . .VHDL 編程與仿真 .人民郵電出版社 ,20xx 年 . ，黃繼業(yè) .EDA 技術實用教程 .第 3 版 .科學出版社 ,20xx .CPLD/FPGA 可編程邏輯器件應用與開發(fā) .國防工業(yè)出版社 ,20xx ,安德寧 .數(shù)字邏輯設計與 VHDL 描述 .機械工業(yè)出版社 ,20xx ,陳恒 ,順敏 .可編程邏輯器件與數(shù)字系統(tǒng)設計 .上海大學出版社 ,20xx ，翁木云 .FPGA 設計及應用 .西安電子科技大學出版社， 20xx ，張皓，唐振中 .FPGA 應用開發(fā)從實踐到提高 .中國電力出版社， 20xx ，楊吉斌 .數(shù)字系統(tǒng)設計與 Verilog ， 20xx .電子設計自動化（ EDA）教程 .成都電 子科技大學出版社， 20xx ，陳美金 .VHDL 程序設計 .清華大學出版社， 20xx淮安信息職業(yè)技術學院畢業(yè)設計論文 32 。 完成此次設計后，我不僅能對 Quartus II 開發(fā)仿真軟件熟練操作，能達到學以致用，同時還掌握了矩陣鍵盤和 16 16 點陣的工作原理。設置仿真時間為 50us, 保存波形文件為 。 調(diào)試與仿真 創(chuàng)建工程 在 Quartus II 中新建一個 VHDL File 文件，將 VHDL 代碼輸入這個文件，并保存到工作目錄，名為 。對于前兩種 , 需要支付不可重復使用的工程費用 NRE (Non recurring Engineering) , 主要用于芯片的流片、中測、分析的工程開銷 , 一次費用一般在 1 萬至數(shù)萬美元以上。 when 0111=keyr=XA89A。 when 1001=keyr=X50C9。 when 1011=keyr=X73CE。 when 1101=keyr=XB3CD。 when 1111=keyc=1000000000000000。 end process。 end led16。139。 lpm_counter_ponent : lpm_counter GENERIC MAP ( lpm_direction = UP, lpm_port_updown = PORT_UNUSED, lpm_type = LPM_COUNTER, lpm_width = 8 ) PORT MAP ( clock = clock, q = sub_wire0 )。 第四章 軟件設計 13 第四章 軟件設計 十六進制計數(shù)器設計 是十六進制的計數(shù)器，其輸出端控制行和列驅(qū)動控制器的輸出數(shù)據(jù)；其描述如下： LIBRARY ieee。 FPGA 控制模塊 該部分電路是系統(tǒng)控制和數(shù)據(jù)處理的核心，主要由電源接口及開關及相應的時鐘振蕩電路和復位電路組成。雙路的 DA 輸出都已經(jīng)用運放 TL082 進行電流到電壓的轉(zhuǎn)換，并且雙路輸出都可以用跳線帽設置成單極性輸出，雙極性輸出。 淮安信息職業(yè)技術學院畢業(yè)設計論文 8 圖 24 16 16 LED 點陣模塊 本章小結(jié) 本章主要講述設計任務與要求，方案的設計與比較。但是由于其實現(xiàn)方式的局限性，該方案只能實現(xiàn)漢字的滾動顯示。其中方案論證及選擇主要從兩種可以實現(xiàn)基于 FPGA 的 LED 顯示屏的設計方案中選擇一個成本低、易操作、系統(tǒng)性能較高的方案。 采用傳統(tǒng)方法設計的漢字滾動顯示器，通常需要使用單片機、存儲器和制約邏輯電路來進行 PCB 板級的系統(tǒng)集成。并且采用編寫靈活的 VHDL語言編寫主程序。 然后在單個 16X16 LED 發(fā)光二極管點陣上滾動漢字的原理；最后給出了描述其功能的 VHDL 語言程序設計方法。 隨著我國經(jīng)濟的高速發(fā)展 ,對 公共場合發(fā)布信息的需求日益增長，利用 LED點陣滾動顯示漢字的出現(xiàn)正好適應了這一市場需求，已經(jīng)成為信息傳播的一種重要手段。 基于 FPGA 芯片控制全彩 LED 大屏幕圖像顯示系統(tǒng)系統(tǒng)設計隨著數(shù)字技術的飛速發(fā)展，各種數(shù)字顯示屏也 隨即涌現(xiàn)出來有 LED、 LCD、 DLP 等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用 ARM+FPGA 脫機控制系統(tǒng)，也有用 PC+DVI接口解碼芯片 +FPGA 芯片聯(lián)機 LED 顯示板控制系統(tǒng)。目前目前高亮度 LED 廠商持續(xù) costdown，市場接受度已逐漸提高 ，且高亮度 LED 價格高于傳 統(tǒng) LED，廠商投入意愿較大，未來可望逐漸取代傳統(tǒng)亮度 LED 市場。 方案二： VHDL 程序設計的是硬件，他和編程語言的最大區(qū)別是它可以 “并發(fā)執(zhí)行 ”。 LED 點陣漢字的存儲 用動態(tài)分時掃描技術使 LED 點陣模塊顯示圖像 ， 需要進行兩步工作。在 5V 電壓工作下，提供最高 80MHz 的時鐘頻 率。 FPGA 核心板與 LED 顯示模塊之間的通信也是通過 RS232 淮安信息職業(yè)技術學院畢業(yè)設計論文 10 串口實現(xiàn)的。 淮安信息職業(yè)技術學院畢業(yè)設計論文 12 下載接口 JTAG 下載接口電路如圖 35 所示，用于調(diào)試 FPGA。 lpm_width : NATURAL)。 Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0)。 use 。 end if。 when 1010=keyc=0000010000000000。 when 1000=keyr=XB3CD。 when 0110=keyr=X12C2。 when 0100=keyr=XFCFF。 when 0010=keyr=XFFE3。 end if。 在了解 FP