【正文】 開(kāi)發(fā)板上的 Mode Jumper 將會(huì)選擇是通過(guò)哪一種加載方式加載配置文件。初始化過(guò)程完成后， DONE 信號(hào)變低。標(biāo)準(zhǔn)的 JTAG 接口是四線協(xié)議，即 TMS、 TDO、 TCK、 TDI，分別是模式選擇、數(shù)據(jù)輸出、時(shí)鐘信號(hào)和數(shù)據(jù)輸入。 這些模擬輸入是通用的，可用于對(duì)種類繁多的電壓信號(hào)類型進(jìn)行數(shù)字化。此外，作為選項(xiàng)還提供了后端流水線寄存器、時(shí)鐘控制電路、內(nèi)置 FIFO 支持、 ECC 和字節(jié)寫(xiě)使能功能。每個(gè) DCM 都提供常用的時(shí)鐘生成功能。區(qū)域 I/O 時(shí)鐘是對(duì)全局時(shí)鐘資源的補(bǔ)充。 57 查找表（ LookUpTable）簡(jiǎn)稱為 LUT， LUT 本質(zhì)上就是一個(gè) RAM。 4. E2PROM 模塊邏輯連接圖 圖 28 24AA128l 邏輯連接 5. Micro USB Micro USB是 ，比目前部分手機(jī)使用的 MiniUSB接口更小， MicroUSB 是 MiniUSB 的下一代規(guī)格，由 USB 標(biāo)準(zhǔn)化組織 USB Implementers Forum（ USBIF）于 2021 年 1 月 4 日制定完成。 3. CY7C68013A 芯片工作方式 CY7C68013A芯片有三種接口模式： PORTS， GPIF主控和 Slave FIFO。 EP EP4 、 EP EP8 是大的，可配置的邏輯端點(diǎn)；緩沖深度分為 3 或 4，也是可以配置的。 68013A 模塊是該主模塊的核心部分，需要支持 協(xié)議模塊中的 8 位數(shù)據(jù)信號(hào)可以保證 USB 中數(shù)據(jù)的快速并行傳輸，并且支持 JTAG 來(lái)配置連接的芯片，同時(shí)也要支持?jǐn)?shù)據(jù)傳輸。 44 第二章 Adept USB 模塊設(shè)計(jì) Adept USB 模塊是 Genesys 開(kāi)發(fā)系統(tǒng)中的一個(gè) USB 接口，該模塊能夠提供數(shù)據(jù)傳輸、通過(guò)電腦軟件進(jìn)行 FPGA 配置等功能。包括 Intel、 Numonyx 等公司都有大容量的 Flash芯片，其 Flash 位寬一般是 16 位。 Genesys開(kāi)發(fā)系統(tǒng)功能如圖： V i r t e x 5 X C 5 V L X 5 0 TF F G 1 1 3 6 CA d e p t U S B 2D D R 2H D M I V i d e oE t h e r n e t P H YB a s i c I / O1 6 * 2 L C DH i g h S p e e dE x p a n s i o mi M p a c t U S B 2S t r a t a F l a s hA C 9 7 A u d i oU S B H O S TC l o c k G e nR S 2 3 2 P o r tP m o d P o r t 圖 11 Genesys系統(tǒng)功能圖 Genesys開(kāi)發(fā)板和 Xilinx的 CAD工具都兼容，為 FPAG開(kāi)發(fā)節(jié)省設(shè)計(jì)成本。 Xilinx 于 1985 年推出了 2021 系列的 FPGA。 第 14 周到第 16 周：提供 XC5VLX50T 和通訊四個(gè)模塊的邏輯接口，繪制連接電路圖。 Gen 模塊： 25Mhz 時(shí)鐘信號(hào)， 時(shí)鐘信號(hào)， 12Mhz 時(shí)鐘信 號(hào)， 200Mhz 100Mhz 的高速高性能差分時(shí)鐘信號(hào)。 work consists of mk FPGA configuration module, Adept USB module, the Strata Flash module, DDR2 module, clock module. Key words： virtex5， FPGA， adept USB， strata flash， DDR2， clock iv 目 錄 第一章 概論 ................................................................................................................ 40 研究背景 ........................................................................................................... 40 研究現(xiàn)狀 ........................................................................................................... 42 論文工作 ........................................................................................................... 43 論文結(jié)構(gòu) ........................................................................................................... 43 第二章 Adept USB 模塊設(shè)計(jì) ................................................................................... 44 Adept USB 模塊原理 ......................................................................................... 44 Adept USB 子模塊 ............................................................................................. 48 68013A 模塊原理 ........................................................................................ 48 E2PROM 模塊和 Micro USB 模塊 ............................................................ 52 小結(jié) .................................................................................................................... 55 第三章 FPGA 模塊及其配置 .................................................................................... 56 FPGA 模塊工作原理 ......................................................................................... 56 FPGA 芯片結(jié)構(gòu) ................................................................................................. 57 FPGA 配置模塊 ................................................................................................. 62 FPGA 配置方式 .......................................................................................... 62 FPGA 配置流程 .......................................................................................... 63 FPGA 配置邏輯 .......................................................................................... 65 小結(jié) ................................................................................................................... 67 第四章 存儲(chǔ)模塊和時(shí)鐘模塊 ................................................................................... 68 Strata Flash 模塊 ................................................................................................ 68 DDR2 模塊 ......................................................................................................... 71 時(shí)鐘模塊 ........................................................................................................... 77 小結(jié) ................................................................................................................... 80 第五章 全文總結(jié) ....................................................................................................... 81 致謝 .............................................................................................................................. 82 參考文獻(xiàn) ...................................................................................................................... 83 畢業(yè)設(shè)計(jì)小結(jié) .............................................................................................................. 84 40 第一章 概論 FPGA 技術(shù)在可編程器件的基礎(chǔ)上發(fā)展而來(lái)，能夠作為專用集成電路領(lǐng)域中的半定制電路。 Virtex5 系列是 Xilinx 公司 2021 年推出的全球首款 65nm FPGA 系列芯片 ,采用 三柵極氧化層工藝技術(shù)制造，可提供多達(dá) 330,000 個(gè)邏輯單 41 元、 1,200 個(gè) I/O 引腳、 48 個(gè)低功耗收發(fā)器以及內(nèi)置 PowerPC174。 FPGA 配置模塊可 以通過(guò)主模式、從模式以及 JTAG 下載模式進(jìn)行比特流文件下載； BPI 配置模式歸屬于從模式。 （ 3）各模塊進(jìn)行頂層的功能描述和，繪制出模塊的結(jié)構(gòu)圖以及部分模塊的子模塊結(jié)構(gòu)圖，給出模塊的信號(hào)功能定義。外部 USB 設(shè)備中的數(shù)據(jù)通過(guò)數(shù)據(jù)線正和數(shù)據(jù)線負(fù)傳輸?shù)?68013A 模塊的 RAM 或者 FIFO 端點(diǎn)中。 68013A 模塊的硬件實(shí)現(xiàn)是選取 Cypress 公司的 EZUSB FX2 系列芯片中的CY7C68013A 芯片。當(dāng)運(yùn)行在全速模式下時(shí)， EP EP EP EP8 緩沖區(qū)仍以小緩沖區(qū)出現(xiàn)，數(shù)據(jù)傳輸類型和緩沖區(qū)可以配置；運(yùn)行在高速模式時(shí)，固件可以配置大端點(diǎn)緩沖區(qū)的大小、數(shù)據(jù)傳輸類型、緩沖深度。固件程序一般放入 MCU 中，當(dāng)把設(shè)備連接到主機(jī)上（ USB 連接線插入插孔）時(shí)，上位機(jī)可以發(fā)現(xiàn)新設(shè)備，然后建立連接。 FPGA 的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與 I/O 間的聯(lián)接方式，并最終決定了 FPGA所能實(shí)現(xiàn)的功能， FPGA 允許無(wú)限次的編程 。 IOB 支持以下單端標(biāo)準(zhǔn)： ? LVTTL ? LVCMOS（ 、 、 、 和 ） ? PCI（ 33 和