【正文】 而 DAC8571 仍然能夠保持我們輸入的數(shù)字信號，所以就能夠達(dá)到穩(wěn)定 LD 光源的作用[14]。 end else cstate = STOP1。 4)然后就是結(jié)束信號： 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 17 STOP1: begin if(`SCL_LOW) begin sda_link = 139。 //送器件地址，從高位開始 end end // else if(`SCL_POS) db_r = {db_r[6:0],139。d5: sda_r = db_r[2]。d1: sda_r = db_r[6]。b0。 //num計數(shù)清零 end else cstate = START1。在我們使用的 I2C 協(xié)議來驅(qū)動 ADS1115 和 DAC8571 時由于他們的狀態(tài)機(jī)都不止一個，我們就必須設(shè)計傳輸多個數(shù)據(jù)的狀態(tài)機(jī)。 //時鐘脈沖寄存器 always (posedge clk or negedge rst_n) if(!rst_n) t_delay = 939。然后用 I2C 協(xié)議驅(qū)動 DAC8571，使光源能夠得到一個穩(wěn)定功率的光源 LD，然后對 ADS1115 進(jìn)行驅(qū)動使其能夠開始進(jìn)行模數(shù)轉(zhuǎn)換，再把模數(shù)轉(zhuǎn)換后的數(shù)字信號傳輸給 FPGA，通過在 FPGA 中設(shè)置一個查表模塊，使得到的一個比較穩(wěn)定的溫度值，然后再通過 LCD1602 顯示出來。通常 VHDL 文件保存為 .vhd 文件， Verilog 文件保存為 .v文件 。 2）對于應(yīng)答信號， ACK=0 時為有效應(yīng)答位，說明接收器已經(jīng)成功接收到該字節(jié)，若為 1 則說明接受不成功。 3）讀寫：主機(jī)決定此次操作是從主機(jī)讀數(shù)據(jù)到從機(jī)數(shù)據(jù)還是從從機(jī)讀取數(shù)據(jù)到主機(jī)之中?？偩€上每一個設(shè)備都有一個獨(dú)一無二的地址，根據(jù)設(shè)備它們自己的能力，它們可以作為發(fā)射器或接收器工作。這些時鐘顯示為了較小的時鐘上升時間和快速的時鐘傳播時間而設(shè)計的，正如以后要討論的那樣，用FPGA 設(shè)計電路必須是同步的，因?yàn)槔?FPGA 的路徑資源不能保證信號的軍隊上升時間和延遲時間。 第三種類型的路徑資源是長線，設(shè)計者可以用它去連接某些條件苛刻的 CLB，即這些 CLB 在芯片上的物理位置彼此相連“甚遠(yuǎn)”，而它們之間的連接又不會產(chǎn)生太大的延時。這些連線有時被稱作短線（注意，為簡單起見，圖中只畫出了左上角 CLB 的連線，實(shí)際上，所有四個 CLB 都有連線分別與最靠近它們的其他 CLB相連。輸出緩沖器B1 有可編程的控制器，它們可以是緩沖器成為三態(tài)或集電極開路狀態(tài)，并且可控制緩沖器的輸出擺率。這些多路選擇器還允許極性的選擇、復(fù)位輸入和清除輸入選擇。 FPGA 基本內(nèi)部構(gòu)造及功能分析 FPGA 是可編程邏輯器件，屬于特殊 ASIC 芯片的一類，是在 PAL、 GAL 等可編程邏輯器件基礎(chǔ)上發(fā)展起來的。 目前，很多學(xué)校和公司都開發(fā)了可編程邏輯器件實(shí)驗(yàn)板，這些實(shí)驗(yàn)板上采用了如下幾個公司的產(chǎn)品： Xilinx 公司，主要產(chǎn)品為 FPGA 和 CPLD，目前各學(xué)校和公司制做實(shí)驗(yàn)板的常用芯片為 FPGA 4000 系列， Spartan XCS05 和 XC95108 系列 CPLD。 4） 功耗低 相對而言，液晶顯示器的功耗主要消耗在其內(nèi)部的電極和驅(qū)動 IC 上，因而耗電量比其它顯示器要少得多 [67]。 因?yàn)檫@是實(shí)驗(yàn)可以選擇比較貴而且比較好的 ADC，如果到了實(shí)際的使用之中就要根據(jù)實(shí)際的應(yīng)用環(huán) 境來選擇我們需要的器件，以達(dá)到我們對特殊環(huán)境的要求。C 由上面兩種 ADC0809 和 ADS1115 的一些特性的了解我們可以知道，我們這個設(shè)計應(yīng)該選擇 ADS1115。 7）低功耗，約 15mW。 ADC0809 這是大家在大學(xué)期間第一個學(xué)到的 ADC 器件，所以就首先來談?wù)撘幌滤奶攸c(diǎn)。 APD 雪崩二極管： 靈敏度高，響應(yīng)快，但雪崩二極管需要上百伏的工作電壓，而且性能和入射光功率有關(guān)，當(dāng)入射光功率大時，增益引起的噪聲大，帶來電流失真 [3]。 光電導(dǎo)效應(yīng)：某些物質(zhì)吸收光子的能量產(chǎn)生本征吸收或雜質(zhì)吸收從而改變物質(zhì)電導(dǎo)率額現(xiàn)象。 圖 22 MAX4238 電路 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 4 最后把電壓信號轉(zhuǎn)換成電流源來控制 LD，其電路圖如下： 圖 23 LD 電源驅(qū)動電路圖 以上三個部分僅僅只是完成了對光源信號的處理，然而需要對光電數(shù)據(jù)進(jìn)行處理，因此需要把外界的溫度或者其他的信號轉(zhuǎn)化成我們需要的電信號。 論文章 節(jié)安排 論文首先從硬件系統(tǒng)的設(shè)計入手，先把光電數(shù)據(jù)采集和處理的硬件部分搭建起來，然后利用 I2C 協(xié)議對硬件中的各個器件進(jìn)行程序的編寫，最后對論文工作進(jìn)行總結(jié)分析一下。 圖 11 整體設(shè)計方案 整個系統(tǒng)由傳感器模塊、模數(shù)轉(zhuǎn)換模塊、 FPGA 中心控制模塊、顯示模塊電路組成。 RS232 借口為標(biāo)準(zhǔn)配置，可以用于向計算機(jī)傳輸數(shù)據(jù)和控制。 數(shù)據(jù)采集器的研制在國外已經(jīng)相當(dāng)成熟，而且數(shù)據(jù)采集器的種類也不斷增多，性能越來越好，功能越來越強(qiáng)大。 課題的研究背景及意義 光電轉(zhuǎn)換過程的原理是光子將能量傳遞給電子使其運(yùn)動從而形成電流。 3．指導(dǎo)教師意見：學(xué)生的調(diào)研是否充分？基本內(nèi)容和技術(shù)方案是否已明確？是否已經(jīng)具備開始設(shè)計（論文）的條件？能否達(dá)到預(yù)期的目標(biāo)？是否同意進(jìn)入設(shè)計（論文）階段。 第 13－ 14 周：完成并修改畢業(yè)論文。 在國內(nèi)，由于數(shù)據(jù)采集技術(shù)不斷發(fā)展，市場上出現(xiàn)了各種新型的數(shù)據(jù)采集器。當(dāng)某個模擬通道的輸入信號超過 設(shè)定報警限，在對應(yīng)的 I/O 口就輸出一個低電平，每個模擬通道可以設(shè)置兩 個報警限。數(shù)據(jù)采集的任務(wù)，具體地說，就是采集傳感器輸出的 模擬信號并轉(zhuǎn)換為 FPGA 能識別的數(shù)字信號，然后送入 FPGA或相應(yīng)的信號處理系統(tǒng)，根據(jù)不同需要進(jìn)行相應(yīng)的計算和處理，得出所需要的數(shù)據(jù)。 （請在以上相應(yīng)方框內(nèi)打 “√”） 作者簽名： 年 月 日 導(dǎo)師簽名： 年 月 日 本科生畢業(yè)設(shè)計（論文）任務(wù)書 學(xué)生姓名 ： 專業(yè)班級 ： 指導(dǎo)教師 ： 工作單位 ： 設(shè)計（論文）題目： 基于 FPGA的光電數(shù)據(jù)采集與處理系統(tǒng)設(shè)計 設(shè)計（論文）主要內(nèi)容： ，較全面的了解光電轉(zhuǎn)換機(jī)理以及信號數(shù)據(jù)的處理 ，并完成對光信號的實(shí)時檢測 要求完成的主要任務(wù)： 查閱不少于 15 篇的相關(guān)資料，其中英文文獻(xiàn)不少于 3 篇，完成開題報告。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包括任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。還要調(diào)查其目前的應(yīng)用領(lǐng)域，及其在國內(nèi)外的發(fā)展現(xiàn)狀。數(shù)據(jù)采集幾乎無孔不入，它已滲透到了地質(zhì)、醫(yī)藥器械、雷達(dá)、通訊、遙感遙測等各個領(lǐng)域，為我們更好的獲取信息提供了良好的基礎(chǔ)。就直流電源還可以同時使用，斷電時可以自動切換至直流。 技術(shù)方案：首先是要收集查閱與光纖傳感器， AD,DA,LD,FPGA 等相關(guān)的一些資料，熟悉并掌握在自己的設(shè)計中所要用到的光纖傳感器的使用方法，懂得 AD， DA，LD 等器件的使用，在了解芯片的一些特性之后，使用 I2C 器件使硬件電路更加的簡單，設(shè)計好硬件電路，然后采用基于 FPGA 的可編程邏輯門陣列的 verilog 語言來實(shí)現(xiàn)芯片的驅(qū)動。該題目通過學(xué)生的努力，能在規(guī)定時間完成，并達(dá)到預(yù)期的目標(biāo)。 研究結(jié)果表明， FPGA 配合 I2C 協(xié)議使器件的集成性更加高，處理速度高，在可移植性方面的優(yōu)勢能夠很好體現(xiàn)出來。數(shù)據(jù)采集系統(tǒng)是計算機(jī)、智能儀器與外界物理世界聯(lián)系的橋梁，是獲取信息的重要途徑。 262XA 共有 21 路模擬輸入通道，它可以直接測量電壓、電流、溫度、頻率和電阻等， 8 路數(shù)字輸入 /輸出可以用于數(shù)字信號的處理，另外 4 路可以用于報警輸入。數(shù)據(jù)格式與 LOTUS、 Excel 相兼容 [1]。 FPGA 中心控制模塊由 FPGA 及其外圍電路組成。 傳感模塊 傳感模塊包括三個主要的部分，一個是光源 LD， GE 薄膜， PIN 管。由此可以得出溫度值。 在光電導(dǎo)器件中常見的是光敏電阻，在光生伏特器件中比較常見的是硅光電二極管，PIN 型光電二極管和 APD 雪崩二極管。通過這三個模塊就能夠得到我們想要的信號外界一些參量的電信號。 2）具有轉(zhuǎn)換起?？刂贫恕（典型值），工作電壓低至 2V[5]。 2）它是 I2C 器件，可以通過 I2C 協(xié)議來實(shí)現(xiàn)驅(qū)動，方便集成處理； 3）它使用的溫度范圍是 40176。所以方便使用和集成。下面介紹一下他的結(jié)構(gòu)、特點(diǎn)以及設(shè)計方法。 Altera 公司，該公司生產(chǎn) FPGA 和 EPLD，常用芯片為 EPLD7000 系列產(chǎn)品 7128 和 FPGA10K 系列產(chǎn)品10K10Lattice 公司 介紹： Lattice 是 ISP（在線可編程）技術(shù)的發(fā)明者， ISP 技術(shù)極大的促進(jìn)了 PLD 產(chǎn)品的發(fā)展， 80 年代和 90 年代初是其黃金時期，但很快被 Xilinx， Altera 超過。 3）連接邏輯塊的互聯(lián)資源，連線資源由各種長度的線段組成，也包括用于連接邏輯塊之間，邏輯塊與輸入輸出部分的可編程連接開關(guān)。正因?yàn)槿绱?，多個 CLB 能夠，而且 經(jīng)常被連接在一起，以實(shí)現(xiàn)復(fù)雜的布爾邏輯。典型的閾值電壓為 TTL 或 CMOS 電平，以便于和 TTL 或 CMOS 器件相接口。這些連線在到達(dá)開關(guān)矩陣之前經(jīng)過許多 CLB。長線還可以在芯片當(dāng)中被用作總線。是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。在一次數(shù)據(jù)傳輸中，一個設(shè)備扮演臨時主控器，開始在它和一個有單一地址設(shè)備（從控器）之間的傳輸。接收器上用一位的 ACK（回答信號）表明每一個字節(jié)都收到了。它既作為前一次數(shù)據(jù)傳輸?shù)慕Y(jié)束，又作為后一次傳輸?shù)拈_始。邏輯綜合軟件會生成 .edf（ edif）的 EDA 工業(yè)標(biāo)準(zhǔn)文件。然后就是狀態(tài)機(jī)的轉(zhuǎn)換問題。d499) t_delay = 939。 //數(shù)據(jù)線 sda 為 output sda_r = 139。d8) begin num = 439。 num = num+139。 439。 439。 end 3)此后我們需要編寫的是應(yīng)答信號，如果應(yīng)答則繼續(xù)發(fā)送數(shù)據(jù)，非應(yīng)答就停止發(fā)送數(shù)據(jù)。b0。 DAC8571 驅(qū)動設(shè)計 首先我們介紹下 DAC8571 的引腳圖，以對 DAC8571 有一定的了解 圖 42 DAC8571 引腳圖 表 41 DAC8571 的引腳圖 引腳 引腳名 功能 1 VDD 提供模擬電壓輸入 2 VREF 正極提供參考電壓 3 V（ SENSE） 模擬輸出意義 4 VOUT 從 DAC 中輸出的模擬電壓 5 A0 器件地址選擇位 6 SCL 串行時鐘輸入 7 SDA 輸入 /輸出串行數(shù)據(jù) 8 GND 參考接地 從上面的引腳圖我們可以看到信號只要從主機(jī)發(fā)送一定的數(shù)據(jù)到從機(jī)，使從機(jī)能夠得到一個穩(wěn)定的數(shù) 字信號我們就能夠?qū)崿F(xiàn)穩(wěn)定光源的作用。 圖 43 ADS1115 引腳圖 引腳說明： 表 42： ADS1115 的引腳說明 ADS1115 接口名 模擬 /數(shù)字輸入 /輸出 說明 1 ADDR 數(shù)字信號輸入 I2C 從地址選擇信號 2 ALERT/RDY 數(shù)字輸出 數(shù)字信號比較輸出 3 GND 模擬信號 接地 4 AIN0 模擬信號輸入 差分通道 1：正極輸入或者單端輸入 1 5 AIN1 模擬信號輸入 差分通道 1：負(fù)極輸入或者單端輸入 2 6 AIN2 模擬信號輸入 差分通道 2：正極輸入或者單端輸入 3 7 AIN3 模擬信號輸入 差分通道 2：負(fù)極輸入或者單端輸入 4 8 VDD 模擬信號 到 的電源供應(yīng) 9 SDA 數(shù)字信號 I/O 接口 數(shù)據(jù)總線：傳送和接收數(shù)據(jù) 10 SCL 數(shù)字信號輸出 數(shù)據(jù)時鐘： SDA 中的時鐘信號 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 19 在 Verilog 中只需要書寫 I2C 協(xié)議，數(shù)據(jù)線的引腳圖之后我們對這塊芯片的工作方式就有了一定的了解。 第一個字節(jié) :0b10010000（前七位 I2C 地址后接一寫位）。 第 2 腳： VDD 接 5V 正電源。 第 16 腳：背光源負(fù)極。 指令 5：光標(biāo)或顯示移位 S/C：高電平時移動顯示的文字，低電平時移動光標(biāo)。在這個過程之中他不是像之前的兩個驅(qū)動都是通過 SCL 和 SDA 信號來進(jìn)行控制的，而是 FPGA 開發(fā)板上 具有的模塊，武漢理工大學(xué)畢業(yè)設(shè)計（論文） 22 所以要就只要按照上圖的時序來進(jìn)行 Verilog 語言編寫就可以了。 ADS1115 驅(qū)動的仿真圖： 圖 53 ADS1115 驅(qū)動的仿真圖 圖中 SCL 信號為時鐘信號的 500 倍分頻信號，而 SDA 信號輸出的 是 10010000，由于第九個信號沒有應(yīng)答所以就一直保持低電平。然后就得需要我去學(xué)習(xí)一門新的語言 VeilogHDL，因?yàn)槲矣X得在大學(xué)期間學(xué)習(xí)能力是最重要的，不管是什么時候我們可以用原有的語言來實(shí)現(xiàn)這個系統(tǒng)的操作，但是通過對多種語言的學(xué)習(xí)可以使我們更加了解他們的之間的差別，這樣對于自身的發(fā)展更加