【正文】 然后就得需要我去學(xué)習(xí)一門新的語言 VeilogHDL，因?yàn)槲矣X得在大學(xué)期間學(xué)習(xí)能力是最重要的，不管是什么時(shí)候我們可以用原有的語言來實(shí)現(xiàn)這個(gè)系統(tǒng)的操作，但是通過對(duì)多種語言的學(xué)習(xí)可以使我們更加了解他們的之間的差別，這樣對(duì)于自身的發(fā)展更加有利。在這個(gè)過程之中他不是像之前的兩個(gè)驅(qū)動(dòng)都是通過 SCL 和 SDA 信號(hào)來進(jìn)行控制的，而是 FPGA 開發(fā)板上 具有的模塊，武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 22 所以要就只要按照上圖的時(shí)序來進(jìn)行 Verilog 語言編寫就可以了。 第 16 腳：背光源負(fù)極。 第一個(gè)字節(jié) :0b10010000（前七位 I2C 地址后接一寫位）。 DAC8571 驅(qū)動(dòng)設(shè)計(jì) 首先我們介紹下 DAC8571 的引腳圖，以對(duì) DAC8571 有一定的了解 圖 42 DAC8571 引腳圖 表 41 DAC8571 的引腳圖 引腳 引腳名 功能 1 VDD 提供模擬電壓輸入 2 VREF 正極提供參考電壓 3 V（ SENSE） 模擬輸出意義 4 VOUT 從 DAC 中輸出的模擬電壓 5 A0 器件地址選擇位 6 SCL 串行時(shí)鐘輸入 7 SDA 輸入 /輸出串行數(shù)據(jù) 8 GND 參考接地 從上面的引腳圖我們可以看到信號(hào)只要從主機(jī)發(fā)送一定的數(shù)據(jù)到從機(jī)，使從機(jī)能夠得到一個(gè)穩(wěn)定的數(shù) 字信號(hào)我們就能夠?qū)崿F(xiàn)穩(wěn)定光源的作用。 end 3)此后我們需要編寫的是應(yīng)答信號(hào)，如果應(yīng)答則繼續(xù)發(fā)送數(shù)據(jù)，非應(yīng)答就停止發(fā)送數(shù)據(jù)。 439。d8) begin num = 439。d499) t_delay = 939。邏輯綜合軟件會(huì)生成 .edf（ edif）的 EDA 工業(yè)標(biāo)準(zhǔn)文件。接收器上用一位的 ACK（回答信號(hào)）表明每一個(gè)字節(jié)都收到了。是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。這些連線在到達(dá)開關(guān)矩陣之前經(jīng)過許多 CLB。正因?yàn)槿绱?，多個(gè) CLB 能夠，而且 經(jīng)常被連接在一起，以實(shí)現(xiàn)復(fù)雜的布爾邏輯。 Altera 公司，該公司生產(chǎn) FPGA 和 EPLD，常用芯片為 EPLD7000 系列產(chǎn)品 7128 和 FPGA10K 系列產(chǎn)品10K10Lattice 公司 介紹： Lattice 是 ISP（在線可編程）技術(shù)的發(fā)明者， ISP 技術(shù)極大的促進(jìn)了 PLD 產(chǎn)品的發(fā)展， 80 年代和 90 年代初是其黃金時(shí)期，但很快被 Xilinx， Altera 超過。所以方便使用和集成。A（典型值），工作電壓低至 2V[5]。通過這三個(gè)模塊就能夠得到我們想要的信號(hào)外界一些參量的電信號(hào)。由此可以得出溫度值。 FPGA 中心控制模塊由 FPGA 及其外圍電路組成。 262XA 共有 21 路模擬輸入通道，它可以直接測(cè)量電壓、電流、溫度、頻率和電阻等， 8 路數(shù)字輸入 /輸出可以用于數(shù)字信號(hào)的處理，另外 4 路可以用于報(bào)警輸入。 研究結(jié)果表明， FPGA 配合 I2C 協(xié)議使器件的集成性更加高，處理速度高，在可移植性方面的優(yōu)勢(shì)能夠很好體現(xiàn)出來。 技術(shù)方案：首先是要收集查閱與光纖傳感器， AD,DA,LD,FPGA 等相關(guān)的一些資料，熟悉并掌握在自己的設(shè)計(jì)中所要用到的光纖傳感器的使用方法，懂得 AD， DA，LD 等器件的使用，在了解芯片的一些特性之后，使用 I2C 器件使硬件電路更加的簡(jiǎn)單，設(shè)計(jì)好硬件電路，然后采用基于 FPGA 的可編程邏輯門陣列的 verilog 語言來實(shí)現(xiàn)芯片的驅(qū)動(dòng)。數(shù)據(jù)采集幾乎無孔不入，它已滲透到了地質(zhì)、醫(yī)藥器械、雷達(dá)、通訊、遙感遙測(cè)等各個(gè)領(lǐng)域，為我們更好的獲取信息提供了良好的基礎(chǔ)。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包括任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。數(shù)據(jù)采集的任務(wù)，具體地說，就是采集傳感器輸出的 模擬信號(hào)并轉(zhuǎn)換為 FPGA 能識(shí)別的數(shù)字信號(hào)，然后送入 FPGA或相應(yīng)的信號(hào)處理系統(tǒng)，根據(jù)不同需要進(jìn)行相應(yīng)的計(jì)算和處理，得出所需要的數(shù)據(jù)。 在國內(nèi)，由于數(shù)據(jù)采集技術(shù)不斷發(fā)展，市場(chǎng)上出現(xiàn)了各種新型的數(shù)據(jù)采集器。 3．指導(dǎo)教師意見：學(xué)生的調(diào)研是否充分？基本內(nèi)容和技術(shù)方案是否已明確？是否已經(jīng)具備開始設(shè)計(jì)（論文）的條件？能否達(dá)到預(yù)期的目標(biāo)？是否同意進(jìn)入設(shè)計(jì)（論文）階段。 數(shù)據(jù)采集器的研制在國外已經(jīng)相當(dāng)成熟，而且數(shù)據(jù)采集器的種類也不斷增多，性能越來越好，功能越來越強(qiáng)大。 圖 11 整體設(shè)計(jì)方案 整個(gè)系統(tǒng)由傳感器模塊、模數(shù)轉(zhuǎn)換模塊、 FPGA 中心控制模塊、顯示模塊電路組成。 圖 22 MAX4238 電路 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 4 最后把電壓信號(hào)轉(zhuǎn)換成電流源來控制 LD，其電路圖如下： 圖 23 LD 電源驅(qū)動(dòng)電路圖 以上三個(gè)部分僅僅只是完成了對(duì)光源信號(hào)的處理，然而需要對(duì)光電數(shù)據(jù)進(jìn)行處理，因此需要把外界的溫度或者其他的信號(hào)轉(zhuǎn)化成我們需要的電信號(hào)。 APD 雪崩二極管： 靈敏度高，響應(yīng)快，但雪崩二極管需要上百伏的工作電壓，而且性能和入射光功率有關(guān)，當(dāng)入射光功率大時(shí)，增益引起的噪聲大，帶來電流失真 [3]。 7）低功耗，約 15mW。 因?yàn)檫@是實(shí)驗(yàn)可以選擇比較貴而且比較好的 ADC，如果到了實(shí)際的使用之中就要根據(jù)實(shí)際的應(yīng)用環(huán) 境來選擇我們需要的器件，以達(dá)到我們對(duì)特殊環(huán)境的要求。 目前，很多學(xué)校和公司都開發(fā)了可編程邏輯器件實(shí)驗(yàn)板，這些實(shí)驗(yàn)板上采用了如下幾個(gè)公司的產(chǎn)品： Xilinx 公司，主要產(chǎn)品為 FPGA 和 CPLD，目前各學(xué)校和公司制做實(shí)驗(yàn)板的常用芯片為 FPGA 4000 系列， Spartan XCS05 和 XC95108 系列 CPLD。這些多路選擇器還允許極性的選擇、復(fù)位輸入和清除輸入選擇。這些連線有時(shí)被稱作短線（注意，為簡(jiǎn)單起見，圖中只畫出了左上角 CLB 的連線，實(shí)際上，所有四個(gè) CLB 都有連線分別與最靠近它們的其他 CLB相連。這些時(shí)鐘顯示為了較小的時(shí)鐘上升時(shí)間和快速的時(shí)鐘傳播時(shí)間而設(shè)計(jì)的，正如以后要討論的那樣，用FPGA 設(shè)計(jì)電路必須是同步的，因?yàn)槔?FPGA 的路徑資源不能保證信號(hào)的軍隊(duì)上升時(shí)間和延遲時(shí)間。 3）讀寫：主機(jī)決定此次操作是從主機(jī)讀數(shù)據(jù)到從機(jī)數(shù)據(jù)還是從從機(jī)讀取數(shù)據(jù)到主機(jī)之中。通常 VHDL 文件保存為 .vhd 文件， Verilog 文件保存為 .v文件 。 //時(shí)鐘脈沖寄存器 always (posedge clk or negedge rst_n) if(!rst_n) t_delay = 939。 //num計(jì)數(shù)清零 end else cstate = START1。d1: sda_r = db_r[6]。 //送器件地址，從高位開始 end end // else if(`SCL_POS) db_r = {db_r[6:0],139。 end else cstate = STOP1。 第三個(gè)字節(jié)： 0b10000100（配置寄存器 MSB 標(biāo)記為寫）。 第 6 腳： E 端為使能端，當(dāng) E 端由高電平跳變成低電平時(shí)，液晶模塊執(zhí)行命令。 指令 10：寫數(shù)據(jù)。在軟件實(shí)施方面它相對(duì)于 ARM 和單片機(jī)都難一點(diǎn)，但是他在時(shí)間的控制方面精確多了。在讀 DATASHEET 這個(gè)方面我有了很大的進(jìn)步，因?yàn)槿绻蛔x懂，器件的操作是完全不知道的，我費(fèi)了很大的力氣。武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 23 5 總結(jié) 這次設(shè)計(jì)的主要目的是通過 FPGA 來實(shí)現(xiàn)光纖溫度傳感測(cè)試出某一點(diǎn)的溫度，但是在這次畢業(yè)設(shè)計(jì)當(dāng)中焊接了電路板，寫出了驅(qū)動(dòng)的程序，但是沒有把實(shí)驗(yàn)板調(diào)試成功。 指令 1：清顯示，指令碼 01H,光標(biāo)復(fù)位到地址 00H 位置。 第二個(gè)字節(jié)：就是接收轉(zhuǎn)換寄存器中的 MSB 的相應(yīng)。這個(gè)信號(hào)只能夠有主機(jī)產(chǎn)生。 // 1 地址 end else cstate = ACK1。d4: sda_r = db_r[3]。b1。b1。 ● 編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中 。 I2C 總線數(shù)據(jù)傳送時(shí)序： 圖 33 i2c 總線數(shù)據(jù)傳送時(shí)序 在數(shù)據(jù)傳輸?shù)臅r(shí)候我們應(yīng)該注意幾點(diǎn)問題： 1）進(jìn)行數(shù)據(jù)傳送時(shí)，在 SCL 為高電平期 間， SDA 線上電平必須保持穩(wěn)定，只有 SCL為低時(shí)，才允許 SDA 線上電平改變狀態(tài)。加強(qiáng)型 I2C 總線用了 10 位地址碼（能夠支持 1024 個(gè)設(shè)備），快速模式（ 400Kbit/s）和高速模式（最高有 ）。這種傳遞新好方法 的缺點(diǎn)是每一條通過某個(gè)開關(guān)矩陣的路徑都會(huì)導(dǎo)致一個(gè)顯著的延時(shí)。因此這個(gè)優(yōu)點(diǎn)也導(dǎo)致了所做的設(shè)計(jì)在速度方面的全面下降 [10]。 99 年收購 Vantis（原 AMD 子公司） ,20xx 年收購 Lucent 微電子的 FPGA 部門，是世界第三大可編程邏輯器件供應(yīng)商。 2） 數(shù)字式接口 液晶顯示器都是數(shù)字式的，和 FPGA 系統(tǒng)的接口更加簡(jiǎn)單可靠，操作更加方便。V 8） 擴(kuò)展溫度范圍： 40176。 模數(shù)模塊 模數(shù)轉(zhuǎn)換器有許多種，一種經(jīng)濟(jì)節(jié)約型，例如 ADC0809，另一種是高精度型，例如ADS1115。 內(nèi)光電效應(yīng)：被光激發(fā)所產(chǎn)生的載流子（自由電子或空穴）仍在物質(zhì)內(nèi)部運(yùn)動(dòng)，使物質(zhì)的電導(dǎo)率發(fā)生變化或產(chǎn)生光生伏特的現(xiàn)象。以及使獲得的數(shù)據(jù)能夠在顯示部分能夠顯示出來。儀器可以使用 交流電直接供電，也可以使用 916V 直流供電。 I2C protocol。 進(jìn)度安排 第 1－ 3 周 ： 查閱相關(guān)文獻(xiàn)資料，明確研究?jī)?nèi)容，了解研究所需 光電轉(zhuǎn)換數(shù)據(jù)采集和處理系統(tǒng)在國內(nèi)外的現(xiàn)狀和研究的目的意義 。它具有多種測(cè)量功能，多種數(shù)據(jù)存儲(chǔ)方式和多種控制方式。本人授權(quán)省級(jí)優(yōu)秀學(xué)士論文評(píng)選機(jī)構(gòu)將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。這一過程有兩種解決途徑，最常見的一種是使用以硅為主要材料的固體裝置，另一種則是使用光敏染料分子來捕獲光子的能量。采集的數(shù)據(jù)可隨時(shí)通過接口打印，也可將數(shù)據(jù)用 RS232 接口傳至計(jì)算機(jī)。 指導(dǎo)教師簽名： 年 月 日 注： 1．開題報(bào)告應(yīng) 根據(jù)教師下發(fā)的畢業(yè)設(shè)計(jì)（論文）任務(wù)書，在教師的指導(dǎo)下由學(xué)生獨(dú)立撰寫，在畢業(yè)設(shè)計(jì)開始后三周內(nèi)完成。與此同時(shí)，將 FPGA 得到的數(shù)據(jù)進(jìn)行顯示或打印，以便實(shí)現(xiàn)對(duì)某些物理量的監(jiān)視，其中的一部分?jǐn)?shù)據(jù)還將被控制生產(chǎn)過程中的 FPGA 控制系統(tǒng)用來控制某些物理量。北京測(cè)振儀器廠研制的 HZ9609 數(shù)據(jù)采集 /震動(dòng)分析儀，它采用中文顯示，直觀醒目，操作簡(jiǎn)單。 光源 器件 在這次設(shè)計(jì)實(shí)驗(yàn)之中我們選擇 LD，相對(duì)于 LED 而言他有許多的優(yōu)點(diǎn)。 2）缺點(diǎn)：在強(qiáng)光照射下光電轉(zhuǎn)換線性交差；光電弛豫過程較長(zhǎng)；頻率響應(yīng)很低。 4）單個(gè) +5V 電源供電 。C；而 ADC0809 只能在 40176。使用者可利用特定的計(jì)算機(jī)開發(fā)工具（軟件包和硬件電路、編程電纜）對(duì)其進(jìn)行加工，即按設(shè)計(jì)要求將這些芯片內(nèi)部的元件連接起來（此過程稱為編程或 設(shè)置），使之實(shí)現(xiàn)完成某個(gè)數(shù)字邏輯電路或系統(tǒng)的功能，成為一個(gè)可在實(shí)際電子系統(tǒng)中使用的專用集成電路（ ASIC）隨著集成電路工藝的日臻完善，集成度急劇攀升，功能日益強(qiáng)大。另外，還可能有額外的邏輯資源，像 ALU、存儲(chǔ)器和譯碼器 [9]。 互連資源 FPGA 的互連電路與 CPLD 的完全不同，但它卻非常類似于一個(gè)門陣列 ASIC 的互連電路。它具有特殊的高驅(qū)動(dòng)能力的時(shí)鐘緩沖器 ——時(shí)鐘驅(qū)動(dòng)器。規(guī)范中要求數(shù)據(jù)線（ SDA，串行數(shù)據(jù)線）只有在時(shí)鐘（ SCL，串行時(shí)鐘線）處于低平時(shí)才能變化。 6）在特殊情況下，若需禁止所有發(fā)生在 I2C 總線上的通信，可采用封鎖或關(guān)閉總線，具體操作為掛接在總線上的任一器件將 SCL 鎖定在低電平即可 [12]。 第一，首先 FPGA 中的時(shí)鐘信號(hào)是 50MHz，遠(yuǎn)遠(yuǎn) 不能夠?qū)崿F(xiàn) I2C 協(xié)議中要求的 SCL時(shí)鐘線，第一步就是對(duì) FPGA 所提供的時(shí)鐘信號(hào)進(jìn)行分頻處理。 //拉低數(shù)據(jù)線 sda，產(chǎn)生起始位信號(hào) cstate = ADD1。 case (num) 439。 default: 。 end else if(`SCL_HIG) begin sda_r = 139。通過 SDA 來使能和接收想要的數(shù)據(jù)。 第 4 腳： RS 為寄存器選擇，高電平時(shí)選擇數(shù)據(jù)寄存器、低電平時(shí)選擇指令寄存器。 指令 7：字符發(fā)生器 RAM 地址設(shè)置。 雖然這個(gè)仿真圖是出來了，焊接了電路板，電路還是沒有驅(qū)動(dòng)成功，這是一個(gè)用了比較多的器件的一個(gè)電路圖，我認(rèn)真的檢查過焊接過的電路圖，但是沒有找出問題，所以說調(diào)試一個(gè)硬件電路是比較麻煩耗時(shí)，而且讓人很煩躁的一件事情。 在畢業(yè)設(shè)計(jì)的這段時(shí)間里，我學(xué)到了很多的東西，在以后生活中我會(huì)永遠(yuǎn)的記住我在大學(xué)所學(xué)到的東西，永遠(yuǎn)保持一種不斷思考，不斷進(jìn)步，能夠吃苦耐勞，也要講求方式方法的生活習(xí)慣。 DAC8571 驅(qū)動(dòng)的仿真圖： 圖 52 DAC8571 的仿真圖 圖中 SCL 信號(hào)為時(shí)鐘信號(hào)的 500 倍分頻信號(hào)，而 SDA 信號(hào)輸出的是 10011000，由于第九個(gè)信號(hào)沒有應(yīng)答所以就一直保持低電平。高電平表示有效，低電平則無效。 LCD1602 驅(qū)動(dòng)設(shè)計(jì) 我們使用 LCD1602 是用他來進(jìn)行數(shù)據(jù)得到數(shù)據(jù)的顯示，在編寫 LCD1602