【正文】 KHz else t_delay = t_delay+139。 第一，首先 FPGA 中的時(shí)鐘信號(hào)是 50MHz，遠(yuǎn)遠(yuǎn) 不能夠?qū)崿F(xiàn) I2C 協(xié)議中要求的 SCL時(shí)鐘線，第一步就是對(duì) FPGA 所提供的時(shí)鐘信號(hào)進(jìn)行分頻處理。 ● 時(shí)序仿真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗(yàn)證電路的時(shí)序。 6）在特殊情況下，若需禁止所有發(fā)生在 I2C 總線上的通信，可采用封鎖或關(guān)閉總線，具體操作為掛接在總線上的任一器件將 SCL 鎖定在低電平即可 [12]。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 13 5） 停止：信號(hào)結(jié)束傳輸。規(guī)范中要求數(shù)據(jù)線（ SDA，串行數(shù)據(jù)線）只有在時(shí)鐘（ SCL，串行時(shí)鐘線）處于低平時(shí)才能變化。 的性能 標(biāo)準(zhǔn) I2C 總線傳輸速率可以到 100Kbit/s，通過使用了 7 位地址碼，就能支持 128 個(gè)設(shè)備。它具有特殊的高驅(qū)動(dòng)能力的時(shí)鐘緩沖器 ——時(shí)鐘驅(qū)動(dòng)器。這些 CLB 可能彼此相互關(guān)聯(lián)，但又互相原理。 互連資源 FPGA 的互連電路與 CPLD 的完全不同，但它卻非常類似于一個(gè)門陣列 ASIC 的互連電路。不幸的是，在一個(gè) FPGA 中傳遞時(shí)是全部延時(shí)的總量。另外，還可能有額外的邏輯資源，像 ALU、存儲(chǔ)器和譯碼器 [9]。中小規(guī)模 PLD 比較有特色，種類齊全。使用者可利用特定的計(jì)算機(jī)開發(fā)工具（軟件包和硬件電路、編程電纜）對(duì)其進(jìn)行加工，即按設(shè)計(jì)要求將這些芯片內(nèi)部的元件連接起來（此過程稱為編程或 設(shè)置），使之實(shí)現(xiàn)完成某個(gè)數(shù)字邏輯電路或系統(tǒng)的功能，成為一個(gè)可在實(shí)際電子系統(tǒng)中使用的專用集成電路（ ASIC）隨著集成電路工藝的日臻完善，集成度急劇攀升，功能日益強(qiáng)大。因此，液晶顯示器畫質(zhì)高且不會(huì)閃爍。C；而 ADC0809 只能在 40176。A（典型值） 4） 電源電壓： – 5） 片上集成： 6)振蕩器和低漂移基準(zhǔn) 7)偏移電壓： 100181。 4）單個(gè) +5V 電源供電 。因此需要一個(gè)模數(shù)轉(zhuǎn)換器。 2）缺點(diǎn)：在強(qiáng)光照射下光電轉(zhuǎn)換線性交差；光電弛豫過程較長(zhǎng)；頻率響應(yīng)很低。 在光電接收模塊可以選擇不同的器件，首先來說說光電器件接收的原理： 光電接收的器件是根據(jù)光電效應(yīng)來獲得的，首先我們先來了解一下光電效應(yīng)，光電效應(yīng)可以分為內(nèi)光電效應(yīng)和外光電效應(yīng)， 內(nèi)光電效應(yīng)可以分為光電導(dǎo)效應(yīng)和光生伏特效應(yīng)。 光源 器件 在這次設(shè)計(jì)實(shí)驗(yàn)之中我們選擇 LD，相對(duì)于 LED 而言他有許多的優(yōu)點(diǎn)。主要完成 A/D 轉(zhuǎn)換器的時(shí)鐘選取、 I2C 協(xié)議的編寫以及驅(qū)動(dòng)傳感器， ADS1115， DAC8571。北京測(cè)振儀器廠研制的 HZ9609 數(shù)據(jù)采集 /震動(dòng)分析儀，它采用中文顯示，直觀醒目，操作簡(jiǎn)單。 262XA 系列有兩種掃描速度： 4 通道 /秒（慢）， 17 通道 /秒（快）。與此同時(shí)，將 FPGA 得到的數(shù)據(jù)進(jìn)行顯示或打印，以便實(shí)現(xiàn)對(duì)某些物理量的監(jiān)視，其中的一部分?jǐn)?shù)據(jù)還將被控制生產(chǎn)過程中的 FPGA 控制系統(tǒng)用來控制某些物理量。 關(guān)鍵詞： FPGA； I2C 協(xié)議 ； 光電數(shù)據(jù)轉(zhuǎn)換 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） II Abstract With the FPGA to acquisition and processing of optoelectronic data, through as the photoelectric conversion signals to do the analog to digital conversion, we can get numerical digital signals which can be processed, use of FPGA to the programmable of I2C protocol, so that some logic devices with I2C protocol can be used, so that we can better understand the advantages of the integration of FPGA processing, the results obtained for the use of FPGA for data acquisition and processing has very important significance. The main work of this paper is the use of Veilog language to program I2C protocol and through I2C protocol to control of other chips, and ultimately to realize collecting and processing the fiber temperature we needed and how to more accurately display the temperature value. The results show that, FPGA with I2C protocol can make devices higher integration, higher processing speed, the advantage in portability can be well reflected. The feature of this paper is using FPGA to control time precisely, so as to achieve very accurate control of I2C protocol to realize munication. Keywords: FPGA。 指導(dǎo)教師簽名： 年 月 日 注： 1．開題報(bào)告應(yīng) 根據(jù)教師下發(fā)的畢業(yè)設(shè)計(jì)（論文）任務(wù)書，在教師的指導(dǎo)下由學(xué)生獨(dú)立撰寫，在畢業(yè)設(shè)計(jì)開始后三周內(nèi)完成。學(xué)習(xí)好之后就開始編寫程序，在編程之后利用 quartus 進(jìn)行仿真模擬，得出正確的仿真圖后，將程序下載到 FPGA上，連接好外圍電路進(jìn)行調(diào)試，并多次檢測(cè)并記錄結(jié)果，并對(duì)實(shí)驗(yàn)的結(jié)果進(jìn)行分 析，最后整理并完成論文 。采集的數(shù)據(jù)可隨時(shí)通過接口打印，也可將數(shù)據(jù)用 RS232 接口傳至計(jì)算機(jī)。 比如美國(guó) FLUKE 公司的 262XA 系列數(shù)據(jù)采集器是一種小型、便攜、操作簡(jiǎn)單、使用靈活的數(shù)據(jù)采集器，他可以單獨(dú)使用，也可以和計(jì)算機(jī)連接使用。這一過程有兩種解決途徑，最常見的一種是使用以硅為主要材料的固體裝置，另一種則是使用光敏染料分子來捕獲光子的能量。 作者簽名： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保障、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向有關(guān)學(xué)位論文管理部門或機(jī)構(gòu)送交論文的 復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)省級(jí)優(yōu)秀學(xué)士論文評(píng)選機(jī)構(gòu)將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。染料分子吸收光子能量后將使半導(dǎo)體中的帶負(fù)電的電子和帶正電的空穴分離。它具有多種測(cè)量功能，多種數(shù)據(jù)存儲(chǔ)方式和多種控制方式。記錄的數(shù)據(jù)包括：通道號(hào)、測(cè)量值、時(shí)間、報(bào)警狀態(tài)、累加計(jì)數(shù)等。 進(jìn)度安排 第 1－ 3 周 ： 查閱相關(guān)文獻(xiàn)資料，明確研究?jī)?nèi)容，了解研究所需 光電轉(zhuǎn)換數(shù)據(jù)采集和處理系統(tǒng)在國(guó)內(nèi)外的現(xiàn)狀和研究的目的意義 。 2． “設(shè)計(jì)的目的及意義 ”至少 800 字， “基本內(nèi)容和技術(shù)方案 ”至少 400 字。 I2C protocol。 數(shù)據(jù)采集系統(tǒng)由以下幾個(gè)部分組成：數(shù)據(jù)采集、數(shù)據(jù)傳輸、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)處理、分析和顯示等。儀器可以使用 交流電直接供電，也可以使用 916V 直流供電。 因此國(guó)外的數(shù)據(jù)采集技術(shù)比較發(fā)達(dá)，但是成本高，國(guó)內(nèi)的數(shù)據(jù)采集系統(tǒng)的精度不夠，武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 2 一般只有 2%，為此需要設(shè)計(jì)一個(gè)精度高成本低的數(shù)據(jù)采集系統(tǒng)。以及使獲得的數(shù)據(jù)能夠在顯示部分能夠顯示出來。第一，發(fā)光譜線窄；第二， 與光纖的耦合效率高；第三，它是閾值器件；而光源的驅(qū)動(dòng)是電流驅(qū)動(dòng)的，我們就用 DAC8571 先進(jìn)行電壓控制，通過 MAX4238 對(duì)電壓進(jìn)行放大，然后通過三極管使電壓信號(hào)能夠變成電流信號(hào)，從而能夠驅(qū)動(dòng) LD，使我們能夠得到比較穩(wěn)定的光源。 內(nèi)光電效應(yīng)：被光激發(fā)所產(chǎn)生的載流子（自由電子或空穴）仍在物質(zhì)內(nèi)部運(yùn)動(dòng)，使物質(zhì)的電導(dǎo)率發(fā)生變化或產(chǎn)生光生伏特的現(xiàn)象。 硅光電二極管的優(yōu)缺點(diǎn)：響應(yīng)頻率低，容易受溫度的影響，精度低。 模數(shù)模塊 模數(shù)轉(zhuǎn)換器有許多種，一種經(jīng)濟(jì)節(jié)約型，例如 ADC0809，另一種是高精度型，例如ADS1115。 5）模擬輸入電壓范圍 0～ +5V，不需零點(diǎn)和滿刻度校準(zhǔn)。V 8） 擴(kuò)展溫度范圍： 40176。C 至 +80176。 2） 數(shù)字式接口 液晶顯示器都是數(shù)字式的，和 FPGA 系統(tǒng)的接口更加簡(jiǎn)單可靠，操作更加方便。可編程邏輯器件廣闊的應(yīng)用前景備受業(yè)內(nèi)人士的矚目。 99 年收購(gòu) Vantis（原 AMD 子公司） ,20xx 年收購(gòu) Lucent 微電子的 FPGA 部門，是世界第三大可編程邏輯器件供應(yīng)商。 可編程邏輯塊陣列 可配置邏輯模塊（ CLB）包含了 FPGA 的可編程邏輯。因此這個(gè)優(yōu)點(diǎn)也導(dǎo)致了所做的設(shè)計(jì)在速度方面的全面下降 [10]。圖 9 示出了互連資源的可配置邏輯模塊（ CLB）結(jié)構(gòu)。這種傳遞新好方法 的缺點(diǎn)是每一條通過某個(gè)開關(guān)矩陣的路徑都會(huì)導(dǎo)致一個(gè)顯著的延時(shí)。這些緩沖器被連接到芯片的時(shí)鐘輸入引腳，它們驅(qū)動(dòng)時(shí)鐘信號(hào)到全局時(shí)鐘武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 12 線上。加強(qiáng)型 I2C 總線用了 10 位地址碼（能夠支持 1024 個(gè)設(shè)備），快速模式（ 400Kbit/s）和高速模式（最高有 ）。 總線的一次典型工作流程如下： 1） 開始：信號(hào)表明傳輸開始。 I2C 總線數(shù)據(jù)傳送時(shí)序： 圖 33 i2c 總線數(shù)據(jù)傳送時(shí)序 在數(shù)據(jù)傳輸?shù)臅r(shí)候我們應(yīng)該注意幾點(diǎn)問題： 1）進(jìn)行數(shù)據(jù)傳送時(shí)，在 SCL 為高電平期 間， SDA 線上電平必須保持穩(wěn)定，只有 SCL為低時(shí)，才允許 SDA 線上電平改變狀態(tài)。武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 14 4 系統(tǒng)中 FPGA 的設(shè)計(jì)及實(shí)現(xiàn) 設(shè)計(jì)需要 FPGA，所以得知道一些關(guān)于 FPGA 設(shè)計(jì)的一些東西，所以在下面講一下關(guān)于 FPGA 設(shè)計(jì)方面的東西。 ● 編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中 。 實(shí)現(xiàn)： 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 15 reg[8:0] t_delay。b1。 num = 439。b1。d0: sda_r = db_r[7]。d4: sda_r = db_r[3]。 endcase // sda_r = db_r[439。 // 1 地址 end else cstate = ACK1。b1。這個(gè)信號(hào)只能夠有主機(jī)產(chǎn)生。 因此首先得給配置寄存器寫入一些 ADS1115 需要工作的配置，在此需要發(fā)送四個(gè)字節(jié)的數(shù)據(jù)： 第一個(gè)字節(jié)： 0b10010000（前七位 I2C 地址后接以一寫位）。 第二個(gè)字節(jié)：就是接收轉(zhuǎn)換寄存器中的 MSB 的相應(yīng)。 第 5 腳： R/W 為讀寫信號(hào)線，高電平時(shí)進(jìn)行讀操作，低電平時(shí)進(jìn)行寫操作。 指令 1：清顯示，指令碼 01H,光標(biāo)復(fù)位到地址 00H 位置。 指令 8： DDRAM 地址設(shè)置。武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 23 5 總結(jié) 這次設(shè)計(jì)的主要目的是通過 FPGA 來實(shí)現(xiàn)光纖溫度傳感測(cè)試出某一點(diǎn)的溫度，但是在這次畢業(yè)設(shè)計(jì)當(dāng)中焊接了電路板，寫出了驅(qū)動(dòng)的程序，但是沒有把實(shí)驗(yàn)板調(diào)試成功。希望有人接著我的后續(xù)工作，把這個(gè)實(shí)驗(yàn)做出來。在讀 DATASHEET 這個(gè)方面我有了很大的進(jìn)步，因?yàn)槿绻蛔x懂，器件的操作是完全不知道的，我費(fèi)了很大的力氣。我覺得自己最大的一個(gè)缺點(diǎn)就是很少和人交流，不懂的地方喜歡自己慢慢弄，這樣很是影響做事效率，雖然經(jīng)歷過挫折，最后還是把畢業(yè)設(shè)計(jì)給弄完了。在軟件實(shí)施方面它相對(duì)于 ARM 和單片機(jī)都難一點(diǎn)，但是他在時(shí)間的控制方面精確多了。 I2C 協(xié)議的仿真圖： 圖 51 I2C 協(xié)議的仿真圖 由圖中的的 SCL 信號(hào)和 SDA 信號(hào)我們可 以知道 SCL 信號(hào)是由時(shí)鐘信號(hào)直接分頻而來的，而 SDA 信號(hào)則因?yàn)闆]有地址信號(hào)而沒有輸出只有高電平。 指令 10：寫數(shù)據(jù)。 指令 3：光標(biāo)和顯示模式設(shè)置 I/D：光標(biāo)移動(dòng)方向，高電平右移，低電平左移 S:屏幕上所有文字是否左移或者右移。 第 6 腳： E 端為使能端，當(dāng) E 端由高電平跳變成低電平時(shí)，液晶模塊執(zhí)行命令。 通過以上 9 個(gè)字節(jié)數(shù)據(jù)的發(fā)送就可以得到我們想要的數(shù)據(jù)的結(jié)果，實(shí)現(xiàn)了數(shù)據(jù)信號(hào)的采集。 第三個(gè)字節(jié)： 0b10000100（配置寄存器 MSB 標(biāo)記為寫）。然后把高八位和低八位的數(shù)字信號(hào)傳給 DAC8571，在低八位數(shù)據(jù)的最后一個(gè)數(shù)據(jù)傳輸完成后有一個(gè)應(yīng)答信號(hào)，數(shù)模轉(zhuǎn)換就完成了，在更新數(shù)字輸入時(shí)，重復(fù)的輸入高八位和低八位數(shù)列，在每次輸完之后都期待一個(gè)應(yīng)答信號(hào)，在幾組數(shù)據(jù)數(shù)模轉(zhuǎn)換完成之后，主機(jī)就可以停止和 DAC8571 的通信，