【正文】 mostly from a variety of electronic display devices, so the requirements of these display devices are also increasing. Driven by these factors, display technology has made a rapid development .The LCD controller which using the FPGA / CPLD design is flexibility. It can do some special design to meet the system requirements at minimum cost under the different crystal types, sizes , the occasion of different industrial products .It can also solve mon LCD controller inherent drawbacks. In this paper, we use the VHDL hardware description language . It can replace 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì) LCD 顯示控制器 6 the specific integrated circuit to control the LCD. KEY WORDS : LCD， FPGA， SOPC， Nios 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì) LCD 顯示控制器 7 目 錄 前 言 .............................................................. 8 第一章 緒 論 ........................................................ 9 對(duì)象 ................................................ 9 技術(shù)簡(jiǎn)介 ............................................... 10 簡(jiǎn)介 .................................................. 11 簡(jiǎn)介 .................................................. 12 . Quartus II 軟件簡(jiǎn)介 ....................................... 13 . Quartus II 簡(jiǎn)介 ..................................... 13 . Quartus II 的應(yīng)用 ................................... 13 II 的設(shè)計(jì)流程 ................................ 14 第二章 基于 Nios 的 SOPC 設(shè)計(jì) ...................................... 15 系統(tǒng) .................................................. 15 . SOPC 概述 ........................................... 15 嵌入式 系統(tǒng)開發(fā)概述 .................................... 16 系統(tǒng)硬件開發(fā)流程 ................................ 16 . 基于 Nios 的嵌入式系統(tǒng)開發(fā)流程 ...................... 17 . Nios 軟核處理器 ...................................... 19 . NiosⅡ 微處理器的應(yīng)用領(lǐng)域 .................................. 20 第三章 液晶顯示及其控制驅(qū)動(dòng)機(jī)理分析 ............................... 21 ............................................... 21 ..................................... 21 ............................................. 24 第四章、 GW48PK 系統(tǒng) LCD 液晶屏使用方法 ............................ 28 . 864A LCM 圖形液晶顯示模塊的電路特性 ....................... 28 第五章 總體系統(tǒng)設(shè)計(jì)及資源 .......................................... 33 ................................................... 33 ................................................... 33 ............................................... 36 . 執(zhí)行指令模塊 .............................................. 38 . LCD 顯示模塊 .............................................. 39 ................................................... 39 . 調(diào)試中存在的問題 .......................................... 40 第六章 結(jié)語(yǔ) ........................................................ 41 ................................................. 41 . 發(fā)展與展望 ................................................ 41 參考文獻(xiàn) ........................................................... 42 致 謝 ............................................................. 43 附錄 A：英文翻譯 ................................................... 44 附錄 B：譯文 ....................................................... 51 附錄 C: VHDL 源程序 .............................................. 56 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì) LCD 顯示控制器 8 前 言 EDA 技術(shù)及嵌入式系統(tǒng)已取得了巨大發(fā)展。 FPGA(Field Programmable Gate Array)具有功能強(qiáng)大、集成度高、靈活性好、速度快、高穩(wěn)定性和易于實(shí)現(xiàn)復(fù)雜邏輯功能等優(yōu)點(diǎn) 。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果，也不包含我為獲得 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過的材料。本人授權(quán) 大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。它作為 SOC 和 PLD/FPGA相結(jié)合的一項(xiàng)綜合技術(shù)，集合了兩者的優(yōu)點(diǎn)，適合于兩者的應(yīng)用領(lǐng)域。 通過 使用 可編程邏輯器件， 嵌入式系統(tǒng) 開發(fā)商不但能提高系統(tǒng)的整體性能，而且能夠從可編程邏輯器件原本就具備的開發(fā)時(shí)間短、上市快的特點(diǎn)受益。使用模塊化設(shè)計(jì)，降低了對(duì)目標(biāo)硬件器件的依賴。然后讓兩個(gè)內(nèi)部信號(hào)相與，則得到半個(gè)時(shí)鐘周期的一個(gè)高電平，再讓這個(gè)信號(hào)與另一個(gè)信號(hào)相或，就得到占空比為 50%的輸出時(shí)鐘。這些狀態(tài)包括初始等待，液晶顯示功能設(shè)置， DDRAM 地址設(shè)定，文字?jǐn)?shù)值信息傳輸?shù)鹊取＿m配所選定的目標(biāo)器件（ FPGA/CPLD 芯片）必須屬于在綜合器中已指定的目標(biāo)器件系列。 行為仿真和功能仿真。該不妨真實(shí)接近真實(shí)器件運(yùn)行的方針，仿真過程已將器件的硬件特性考慮進(jìn)去了，因此仿真精度要高的多。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。當(dāng)需要修改 FPGA 功能時(shí) ,只需換一片 EPROM 即可。它的主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。這一步主要是為了確定你的設(shè)計(jì)在經(jīng)過布局布線之后，是 否 滿足你的設(shè)計(jì)要求。 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì) LCD 顯示控制器 15 第二章 基于 Nios的 SOPC 設(shè)計(jì) SOPC ( System On Programmable Chip ) 即可編程的片上系統(tǒng)，或者 說(shuō)是基于大規(guī)模 FPGA 的單片系統(tǒng)。 SOPC 設(shè)計(jì)包括以 32 位 Nios 軟核處理器為核心的嵌入式系統(tǒng)的硬件配置、硬件設(shè)計(jì)、硬件仿真、軟件設(shè)計(jì)、軟件調(diào)試等。 系統(tǒng)開發(fā)概述 系統(tǒng)硬件開發(fā)流程 Nios 嵌入式處理器是 FPGA 生產(chǎn)廠商 Altera 推出的軟核（ Soft Core） CPU,是一種面向用戶的，可以靈活定制的通用 RISC( 精簡(jiǎn)指令集架構(gòu) )嵌入式 CPU。這個(gè)階段主要借助 SOPC Builder 和 Quartus 這兩種開發(fā)工具來(lái)完成。一般地，進(jìn)行 Nios 軟件開發(fā)都是在該 SDK 目錄環(huán)境下進(jìn)行開發(fā)的。 Nios 開發(fā)板一般將 STDIO 指向到一個(gè)串口或Nios OCI 調(diào)試器模塊，并將 niosrun 所在的控制臺(tái)窗口作為消息顯示終端。 如果程序代 碼比較小，那么就可以將其放入 Cyclone 芯片的片內(nèi)存儲(chǔ)器中，Nios 硬件開發(fā)人員在 SOPC Builder 環(huán)境下，通過為片內(nèi) RAM 或 ROM 指定初始化文件將程序代碼放進(jìn)片內(nèi)存儲(chǔ)器中。 ? 具有 16 位和 32 位兩種可自由選擇的體系結(jié)構(gòu)。 ? 工業(yè)控制領(lǐng)域：工廠自動(dòng)化，工藝控制，網(wǎng)絡(luò)測(cè)試設(shè)備。事實(shí)上， LCD 是世界上各種顯示器件中發(fā)展最快、應(yīng)用最廣、最有前途的顯示器件之。并且將這個(gè)脈沖序列接到異或電路的一個(gè)輸入端，而電路另一個(gè)輸入端就是控制電路輸出，這里記為 A，異或電路電路的輸出接到像素的段電極SGE 上。我們把液晶顯示的掃描驅(qū)動(dòng)方式稱為動(dòng)態(tài)驅(qū)動(dòng)法，亦稱多路尋址驅(qū)動(dòng)法 液晶顯示及其控制驅(qū)動(dòng)機(jī)在一幀中每一行的選擇時(shí)間是均等的。邏 輯電路部分是以鎖存器和移位寄存器為中邏輯電路組成，邏輯電路部分完成驅(qū)動(dòng)控制信號(hào) — 顯示數(shù)據(jù)的傳輸，保制電平的轉(zhuǎn)換。其二，在計(jì)算機(jī)系統(tǒng)包種各樣的微機(jī)系統(tǒng)，液晶控制器是一種專業(yè) CI 芯片，專用于計(jì)算機(jī)與液晶顯示的接口 . 控制器接受計(jì)算機(jī)的直接操作，并可以脫機(jī)獨(dú)立控制液晶顯示驅(qū)動(dòng)系從 而解北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì) LCD 顯示控制器 25 除了計(jì)算機(jī)在顯示上的繁瑣工作 .計(jì)算機(jī)通過對(duì)液晶顯示控制器的操現(xiàn)了對(duì)液晶顯示驅(qū)動(dòng)掃描時(shí)序的設(shè)置和顯示數(shù)據(jù)的寫入，從而完成對(duì)液晶器件顯示的操作。液晶控制器的原理框圖如圖 331 所示。時(shí)序發(fā)生器產(chǎn)生基準(zhǔn)時(shí)鐘提供給顯示時(shí)序電路，顯示時(shí)序電路產(chǎn)生顯示時(shí)序脈沖序列提供給驅(qū)動(dòng)部。不過在這一點(diǎn)上不同液晶控制器也有很大的不同。光標(biāo)發(fā)生器由光標(biāo)形狀寄存器、光標(biāo)控制器和光標(biāo)地址計(jì)數(shù)器組成。擁有 64 64位（ 512 字節(jié)）的顯示存儲(chǔ)器，其數(shù)據(jù)直接作為顯示驅(qū)動(dòng)信號(hào)。低功耗，在顯示期間功耗最大為２ mW。下面詳細(xì)解釋各個(gè)指令的功能： HD61202 操作流程圖 ● 讀狀態(tài)字（ Status Read） RS R/W DB7 DB7 DB5 DB4 DB3 DB2 DB1 DB0 0 1 BUSY O ON／ OFF RESET 0 0 0 0 狀態(tài)字是計(jì)算機(jī)了解 GDM12864A 當(dāng)前狀態(tài)的唯一的信息渠道。當(dāng) RST 為低電平狀態(tài)時(shí)， GDM12864A 處于復(fù)位工作狀態(tài)， RESET=1。當(dāng) D=1為開顯示設(shè)置，顯示數(shù)據(jù)鎖存器正常工作，顯示屏上呈現(xiàn)所需的顯示 效果。該指令規(guī)定了以后的讀／寫操作將在哪一個(gè)頁(yè)面上進(jìn)行。 62 63 0 1 。 FPGA 不能實(shí)現(xiàn)外部器件的功能，如喇叭。其系統(tǒng)設(shè)