【正文】 Ⅱ Compiler（編譯程序）對 Altera 器件設計進行編譯，并使用 Altera 或其它 CAE 校驗工具進行器件或板級仿真?！醵嗥脚_ MAX＋PLUSⅡ可在基于 48奔騰之 PC 的 Microsoft Windows 或Windows NT 下運行，也可以在 Sun SPARC 工作站、 HP9000 系列 700 工作站和 DEC Alpha AXP 工作站的 X windows 下運行。附錄 現(xiàn)有 EPLD 器件性能參數(shù)器件系列器件 或I/O PINPLL PCIComplianceISP ICR JTAG 嵌入SRAM斜率控制開漏極輸出FLEX10K? ? ? ? ? ? ? ? ?FLEX8000? ? ? ? ? ? 26 / 158MAX9000? ? ? ? ?MAX7000MAX7000S???? ??? ? ??? ?FLASHlogic? ? ? ? ? ? ? ?MAX5000Classic167。基于 EEPROM的 MAX9000 系列有 6000～12022 個可用門，320～560 個宏單元，最多 216 個用戶 I/O 引腳，這種集成度以及 JTAG BST 和 ISP 支持，使它成為即用到 PLD 特性又具有 ISP 的靈活性的門陣列設計中的理想選擇。各種產品系列提供不同的速度和不同的性能，在特定應用中各有優(yōu)點：ALTERA 器件結構器件系列 邏輯單元結構 連線結構 配置單元FLEX 10K 查找表 連續(xù)式 SRAMFLEX 8000 查找表 連續(xù)式 SRAMMAX9000 積之和 連續(xù)式 EEPROMMAX7000 積之和 連續(xù)式 EEPROMFLASHLogic 積之和 連續(xù)式 RAMamp。 FPGA 的開發(fā)工具的使用：一2）FPGA 的工作原理： FPGA 設計的主要目的在于實現(xiàn)應用系統(tǒng)的邏輯設計，通過相應的 FPGA 開發(fā)系統(tǒng)將邏輯關系轉換成一定格式的 FPGA 芯片配置數(shù)據(jù)，并基于一定的配置工作模式，將數(shù)據(jù)配置于芯片內部的 SRAM 點陣，從而使芯片成為具有一定邏輯功能的單片系統(tǒng)。 串行模式中，在相應的時鐘信號控制下，配置數(shù)據(jù)串行地由外部的 PROM 器件進入 LCA的內部存儲區(qū)。因此，允許 LCA 靠簡單的加載新的數(shù)據(jù)進行配置 SRAM 單元，從而實現(xiàn)芯片新的邏輯配置。3）FPGA 器件具有用戶現(xiàn)場可編程的優(yōu)越特性。最主要需要工程師們設計中注入 EMC 意識。CM 在 1MHz 時，占主導地位。六、濾波選擇 EMI 信號濾波器濾除導線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾?；旌辖拥貢r，一端屏蔽層接地，一端通過電容接地。防止電磁泄露的經驗公式：縫隙尺寸 λmin/20。磁屏蔽要求高磁導率的材料做封閉的屏蔽體，為了讓渦流產生的磁通和干擾產生的磁通相消達到吸收的目的，對材料有厚度的要求。高速線避免走直角。一個重要思想是：PCB 上的 EMC 主要取決于直流電源線的 Z 0ZS1ZL1ZS2ZL2I1I2ZGI1＋I 2VN1,2VS1VS2 15 / 158C→∞，好的濾波，L→0，減小發(fā)射及敏感。引起信號線路反射的阻抗不匹配問題。EMC 就圍繞這些問題進行研究。甚至中試部直接參與有關的硬件開發(fā)和測試工程。它規(guī)范了系統(tǒng)測試工作的行為，以提高系統(tǒng)測試的可控性，從而為系統(tǒng)質量保證提供一個重要手段。 項目實施管理流程：主要定義和說明項目在立項后進行項目系統(tǒng)分析和總體設計以及軟硬件開發(fā)和內部驗收等的過程和接口，并指出了開發(fā)過程中需形成的各種文檔。自測完畢應出單板硬件測試文檔，單板硬件測試文檔包括以下內容：單板功能模塊劃分、各功能模塊設計輸入輸出信號及性能參數(shù)、各功能模塊測試點確定、各測試參考點實測原始記錄及分析、板內高速信號線測試原始記錄及分析、系統(tǒng) I/O 口信號線測試原始記錄及分析，整板性能測試結果分析。 單板硬件過程調試文檔 開發(fā)過程中，每次所投 PCB 板，工程師應提交一份過程文檔，以便管理階層了解進度，進行考評，另外也給其他相關工程師留下一份有參考價值的技術文檔。 單板總體設計方案在單板的總體設計方案定下來之后應出這份文檔，單板總體設計方案應包含單板版本號，單板在整機中的位置、開發(fā)目的及主要功能，單板功能描述、單板邏輯框圖及各功能模塊說明，單板軟件功能描述及功能模塊劃分、接口簡單定義與相關板的關系，主要性能指標、功耗和采用標準。 《硬件開發(fā)文檔編制規(guī)范》適用于中央研究部立項項目硬件系統(tǒng)的開發(fā)階段及測試階段的文檔編制。只有對各種可能的環(huán)節(jié)驗證到才能保證機器走向市場后工作的可靠性和穩(wěn)定性。PCB 板設計需要項目組與 CAD 室配合進行，PCB 原理圖是由項目組完成的，而 PCB 畫板和投板的管理工作都由 CAD 室完成。 關鍵元器件的功能描述及評審，元器件的選擇。否則要重新設計。關鍵元器件往往是一個項目能否順利實施的重要目標。只有經過多次反復論證的方案，才可能成為好方案。硬件需求分析主要有下列內容。? 硬件需求分析? 硬件系統(tǒng)設計? 硬件開發(fā)及過程控制? 系統(tǒng)聯(lián)調? 文檔歸檔及驗收申請。硬件開發(fā)流程是指導硬件工程師按規(guī)范化方式進 6 / 158行開發(fā)的準則，規(guī)范了硬件開發(fā)的全過程。充分利用公司現(xiàn)有的成熟技術，保持產品技術上的繼承性。第六，內部驗收及轉中試，硬件項目完成開發(fā)過程。 CCITT X 系列建議 130參考文獻 132第五章 物料選型與申購 132 3 / 158第一節(jié) 物料選型的基本原則 132第二節(jié) IC 的選型 134第三節(jié) 阻容器件的選型 137第四節(jié) 光器件的選用 141第五節(jié) 物料申購流程 144第六節(jié) 接觸供應商須知 145第七節(jié) MRPII 及 BOM 基礎和使用 146第一章 概述第一節(jié) 硬件開發(fā)過程簡介167。 ANSI 122167。 DSP 概述 108167。 常用 CPU 介紹 81167。 Watchdog 電路 52167。 20mA 電流環(huán)路串行接口與聯(lián)接方法 47第四節(jié) 單板硬件設計指南 48167。 MAX + PLUS II 開發(fā)工具 26167。 項目實施管理流程： 12167。 硬件開發(fā)的規(guī)范化 4第二節(jié) 硬件工程師職責與基本技能 4167。 硬件開發(fā)流程文件介紹 5167。 中試接口流程 12167。 串口設計： 43167。 上下拉電阻： 49167。 TTL、ECL、MOS 互連與電平轉換 66第六節(jié) 母板設計指南 67167。 編程規(guī)范 82第八節(jié) 硬件整體設計 88167。 TMS320C54X 的軟件編程 114第四章 常用通信協(xié)議及標準 120第一節(jié) 國際標準化組織 120167。 ISO 開放系統(tǒng)互聯(lián)模型 122167。關鍵器件索取樣品。這主要表現(xiàn)在，技術的采用要經過總體組的評審，器件和廠家的選擇要參照物料認證部的相關文件，開發(fā)過程完成相應的規(guī)定文檔，另外，常用的硬件電路（如 ）要采用通用的標準設計。 5 / 158167。硬件開發(fā)流程不但規(guī)范化了硬件開發(fā)的全過程，同時也從總體上，規(guī)定了硬件開發(fā)所應完成的任務。項目組接到任務后，首先要做的硬件開發(fā)工作就是要進行硬件需求分析，撰寫硬件需求規(guī)格說明書?？傮w設計不好，可能出現(xiàn)致命的問題，造成的損失有許多是無法挽回的。硬件總體設計的主要任務就是從總體上進一步劃分各單板的功能以及硬件的總體結構描述，規(guī)定各單板間的接口及有關的技術指標。單板總體設計需要項目與 CAD 配合完成。本書其他章節(jié)的大部分內容都是與該部分有關的，希望大家在工作中不斷應用，不斷充實和修正，使本書內容更加豐富和實用。 9 / 158 單板詳細設計要撰寫單板詳細設計報告。當單板調試完成，項目組要把單板放到相應環(huán)境進行單板硬件測試，并撰寫硬件測試文檔。如果聯(lián)調通過，項目要進行文件歸檔，把應該歸檔的文件準備好，經總體辦、管理辦評審，如果通過，才可進行驗收。167。有時候一塊單板的硬件和軟件分別由兩個開發(fā)人員開發(fā)，因此這時候單板硬件詳細設計便為軟件設計者提供了一個詳細的指導，因此單板硬件詳細設計報告至關重要。 單板軟件過程調試文檔 每月收集一次單板軟件過程調試文檔，或調試完畢（指不滿一月）收集，盡可能清楚，完整列出軟件調試修改過程。第三節(jié) 與硬件開發(fā)相關的流程文件介紹與硬件開發(fā)相關的流程主要有下列幾個：項目立項流程項目實施管理流程軟件開發(fā)流程系統(tǒng)測試工作流程中試接口流程內部接收流程 12 / 158167。 軟件開發(fā)流程：與硬件開發(fā)流程相對應的是軟件開發(fā)流程，軟件開發(fā)流程是對大型系統(tǒng)軟件開發(fā)規(guī)范化管理文件，流程目的在對軟件開發(fā)實施有效的計劃和管理，從而進一步提高軟件開發(fā)的工程化、系統(tǒng)化水平，提高 XXXX 公司軟件產品質量和文檔管理水平，以保證軟件開發(fā)的規(guī)范性和繼承性。測試的主要對象為軟件系統(tǒng)。項目完成開發(fā)工作和文檔及相關技術資料后，首先準備測試環(huán)境，進行自測，并向總體辦遞交《系統(tǒng)測試報告》及項目驗收申請表，總體辦審核同意項目驗收申請后，要求項目組確定測試項目，并編寫《測試項目手冊》 。廣義的電磁兼容控制技術包括抑制干擾源的發(fā)射和提高干擾接收器的敏感度，但已延伸到其他學科領域。公共阻抗耦合問題。為模擬電路提供一條零伏回線，信號線與回程線小與 5：1。工作頻率低于 1MHz 時，噪聲一般由電場或磁場引起，(磁場引起時干擾，一般在幾百赫茲以內)，1MHz 以上，考慮電磁干擾。入射反射發(fā)射屏蔽材料吸收區(qū)域 17 / 158磁場屏蔽還取決于厚度、幾何形狀、孔洞的最大線性尺寸。另一種分法是： 單點接地； 多點接地。多級電路的接地選擇告近低電平端并按信號由小到大逐步移動的原則。從電路形式分，有單電容型、單電感型、L 型、π 型。Cmin≈△I△t/△Vmax △Vmax 一般取 2％的干擾電平。FPGA 概念由美國 Xilinx 公司首創(chuàng)，成為九十年代集成電路產業(yè)銷售額增長速率最快的產品。4）EPLD 器件為 EPROMbase 而 FPGA 為 SRAMbase。不同的工作模式可通過模式選擇控制位來控制。在這種情況下，第一片 FPGA 應選擇主動模式，作為其它鏈連的 FPGA 的數(shù)據(jù)源且控制從動器件。在數(shù)據(jù)配置過程中，配 22 / 158置數(shù)據(jù)以固定的格式傳輸，數(shù)據(jù)流均由一串行引導數(shù)據(jù)引導，且配置數(shù)據(jù)按幀傳輸。布線生成 LCA 文件或 BIT 文件后即可通過專用的 FPGA 加載電纜將配置數(shù)據(jù)下載到芯片進行調試，亦可先通過 Prosim 與Prowave 作布線完成后的時序仿真，調整時序后再下載配置數(shù)據(jù)文件。MAX7000 系列MAX7000 系列是 ALTERA 第二代結構的器件，它是工業(yè)界速度最快的高集成度可編程邏輯器件系列， 其集成度為 600～5000 門可用門，有 32～256 宏單元和 36～164 個用戶 I/O 引腳，該系列器件的組合傳播延時快達 5 ns，16 位計數(shù)器頻率為 。這些性能以及 10ns 的組合時延，使它非常適用于基于微處理器的系統(tǒng)和總線接口應用。Altera 的MAX＋ PLUSⅡ開發(fā)系統(tǒng)是一種全集成化的可編程邏輯設計環(huán)境，能滿足所有這些要求。需要時，還可保留初始的工具投入，并增添新性能。設計輸入MAX＋PLUSⅡ能夠將使用 MAX＋PLUS Ⅱ設計輸入工具或其它各種工業(yè)標準 CAE設計輸入工具生成的設計文件綜合為一個設計體系。該軟件中有 74 系列的 300 多個及其它定制宏功能可供使用。Compiler 自動為分配狀態(tài)位和狀態(tài)變量?？梢园堰壿嫹峙浣o專用引腳和邏輯單元，也可分配給器件中更加合適的區(qū)域。MAX＋ PLUSⅡ支持 LPM 標準定義的所有門和運算部件。設計者可利用它自動打開有錯誤源的文件，并以高亮度顯示錯誤位置。很多先進的邏輯選擇可以進一步擴展設計者對邏輯綜合施加影響的能力。該程序檢查每個設計文件，因為能夠造成系統(tǒng)極可靠性問題，一般只有在設計已成為產品后才暴露出來。若設計太大無法裝入指定器件，設計者可以指定增加器件的類型和數(shù)目。使用工業(yè)標準的其它編程設備也可對器件編程。設計者可以交互式地指定命令，或者通過基于文本的命令文件去完成和種任務，諸如監(jiān)視設計方案中的毛刺、振蕩器和寄存器的建立和保持時間；到達用戶定義的條件時，停止仿真；強制觸發(fā)器為高或低電平；進行功能測試等。在同一設計中可以使用 Altera 不同系列的器件。通過配套的編程適配器，MPU 還支持功能測試，這樣為仿真而建立的向量也可以應用于已編程器件，從而校驗其功能。包括所有 MAX＋PLUSⅡ應用程序的完整的、最新的文檔，各種信息的起因和可起的作用，關于 Altera 文檔的參考資料，文本文件的格式（例如 AHDL）及 Altera 器件與適配器的信息。1987 年 12 月 VHDL 被接納作為 IEEE1076 標準，目前，計算機輔助工程工作站制造廠家的整個業(yè)界正在把 VHDL 作為它們的仿真、綜合與布圖等工具的輸入與輸出的標準，VHDL 正迅速地被接納為一種通用的設計交換媒介，成為一種工業(yè)級標準