【正文】 （ 10?） ABABA ???? )()(AABA ??常用公式 2： （ 11） 證： AABAABA ?????? 1)1(對(duì)偶式： （ 11?） ABAA ?? )(2022/5/24 60 常用公式 3： （ 12） BABAA ???證： BABABAAABAA ????????? )(1))((對(duì)偶式： （ 12?） BABAA ???? )(常用公式 4： （ 13） CAABBCCAAB ????證： CAABBCACABBCAA B CCAABBCAACAABBCCAAB????????????????)1()1()(對(duì)偶式： （ 13?） ))(())()(( CABACBCABA ??????2022/5/24 61 CAABB C D E FCAAB ???? ...推論： CAABBCCAABD E FBCCAABB C D E FBCCAABB C D E FCAAB???????????????. . . )1(. . .. . .證： 異或運(yùn)算公式 BABABABABABABABABABABA?????????????作業(yè)： P46 ， ， 2022/5/24 62 邏輯函數(shù)的表達(dá)式 包括： 與或式 、 與非與非式 、 或與式 、 或非或非式和與或非式 1. 與或式 CDABF ???1 amp。 用途： 擴(kuò)大基本公式和常用公式的使用范圍 例如已知： 則： 1?? AA 1?? AB CAB C2022/5/24 57 2. 反演定理 反演定理規(guī)定，將原函數(shù) F中的全部 “ P A B E A B P 0 0 1 0 1 0 1 0 0 1 1 1 真值表 邏輯函數(shù)表達(dá)式： P = A⊙ B ＝ AB+AB 2022/5/24 50 【 例 】 設(shè)計(jì)三人表決器電路。(~ DCBACDABP ???國(guó)際常用符號(hào) P A B CD P 國(guó)標(biāo) ?1 amp。 邏輯函數(shù)的表示方法： 真值表、函數(shù)表達(dá)式、卡諾圖和邏輯圖 2022/5/24 41 輸入條件（開(kāi)關(guān) A、 B）：閉合 ——“1” 斷開(kāi) ——“0” 輸出結(jié)果（燈 P）：亮 ——“1”，滅 ——“0” A B P ＋ － 真值表：用 “ 0”和 “ 1”表示輸入與輸出之間全部關(guān)系的表格 A B P 0 0 0 0 1 0 1 0 0 1 1 1 ① 真值表 （ 與 ） ③ 邏輯函數(shù)表達(dá)式： P = A?B =AB=Aamp。 6. 7. 8. 9. 0111001B（ 39H） 10. 1100010B（ 62H） 2022/5/24 37 二 、 單向選擇題 1. 表示一個(gè)兩位十進(jìn)制數(shù)至少需要 （ ） 位二進(jìn)制數(shù) 。 3. 二進(jìn)制數(shù) ， 對(duì)應(yīng)的 8421BCD碼為 。在設(shè)計(jì)處理階段，編譯軟件將對(duì)設(shè)計(jì)輸入文件進(jìn)行邏輯化簡(jiǎn)、綜合和優(yōu)化，并適當(dāng)?shù)赜靡黄蚨嗥骷詣?dòng)地進(jìn)行適配，最后產(chǎn)生編程用的編程文件。 例如 (25)10=?d25（ 25D)=25 （ 十進(jìn)制數(shù)的前綴或后綴可略 ） ()2=?() ()8=?() ()16=?() 2022/5/24 24 2. 數(shù)制之間的轉(zhuǎn)換 十進(jìn)制數(shù)到 N進(jìn)制數(shù)的轉(zhuǎn)換 整數(shù)部分： 除以 N看余數(shù) 小數(shù)部分： 乘以 N看向整數(shù)的進(jìn)位 例如：求 （ ） 10＝ ？ 2 62 … 余數(shù) = 0= k0 （ LSB） 2 31 … 余數(shù) = 1 = k1 2 15 … 余數(shù) = 1 = k2 2 7 … 余數(shù) = 1 = k3 2 3 … 余數(shù) = 1 = k4 2 1 … 余數(shù) = 1 = k5 （ MSB） 0 .625 2 1 .250 進(jìn)位 “ 1”（ MSB） 2 0 .50 進(jìn)位 “ 0” 2 1 .0 進(jìn)位 “ 1”（ LSB） （ ） 10＝（ ） 2 2022/5/24 25 （ 2） N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù) 方法：按權(quán)展開(kāi) ()2 = 1 23+1 22+0 21+1 20+0 21+1 22+1 23= 8+4+0+1+++=()10 ()8= 3 82+7 81+6 80+6 81+5 82=()10 ()16= 1 162+15 161+13 160+6 161+12 162 =()10 2022/5/24 26 （ 3） 二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的轉(zhuǎn)換 因?yàn)?23=8， 因此 3位二進(jìn)制數(shù)對(duì)應(yīng) 1位八進(jìn)制數(shù) ， 而 1位八進(jìn)制數(shù)對(duì)應(yīng) 3位二進(jìn)制數(shù) 。 1 1 0 1 0 0 0 1 1 數(shù)字電路的特點(diǎn) ① 數(shù)字電路只有 “ 與 ”“ 或 ”“ 非 ” 三種基本電路 ， 電路簡(jiǎn)單 ， 而且容易實(shí)現(xiàn) 。也稱有效脈寬。 使用的主要器件：晶體管 ——工作在線性區(qū) （ 即放大區(qū) ） ——用于構(gòu)成信號(hào)的放大和正弦振蕩電路 。 廣義：除了正弦波或若干個(gè)正弦波合成的信號(hào)以外的信號(hào)都可以稱為脈沖信號(hào)。 ④ 數(shù)字電路能夠?qū)斎氲臄?shù)字信號(hào)進(jìn)行各種算術(shù)運(yùn)算和邏輯運(yùn)算 。 6 F V f v 0111 BEL ETB ’ 7 G W g w 1000 BS CAN ( 8 H X h x 1001 HT EM ) 9 I Y i y 1010 LF SUB * : J Z j z 1011 VT ESC + 。 器件測(cè)試和設(shè)計(jì)驗(yàn)證 設(shè)計(jì)驗(yàn)證可以在 EDA硬件開(kāi)發(fā)平臺(tái)上進(jìn)行。 1. 按權(quán)展開(kāi)； 2. ； 010111111110B 3. ， ()8421BCD 4. ， ； 5. 2022/5/24 36 6. ()2421BCD表示的十進(jìn)制數(shù)為 。 ① ② ③ ④ 4. 在下列 ASCII字符中 ， 最大的字符是 （ ） 。 ＋ － P A B A B P 0 0 0 0 1 1 1 0 1 1 1 1 ① 真值表（或） ③ 邏輯函數(shù)表達(dá)式： P = A＋ B =A|B ② 運(yùn)算規(guī)則： 0＋ 0＝ 0， 0＋ 1＝ 1， 1＋ 0＝ 1， 1＋ 1＝ 1 ④ 邏輯符號(hào)： A B P 國(guó)際常用符號(hào) ?1 A B P 國(guó)標(biāo) A B P 常用符號(hào) （部標(biāo)） ＋ 2022/5/24 43 ① 真值表（非） （ 3） 非邏輯 非邏輯概念 :只要條件具備了 ， 結(jié)果便不會(huì)發(fā)生 ， 而條件不具備時(shí) ， 結(jié)果一定發(fā)生 。)(~|)(~amp。 ))()()(( CBACBACBACBAF ?????????【 練習(xí)題 】 設(shè)計(jì)長(zhǎng)走廊開(kāi)關(guān)電路，要求用四個(gè)開(kāi)關(guān)（ A， B，C， D）獨(dú)立控制一盞（ P）燈的亮與滅。 F用途： 直接求原函數(shù)的反函數(shù) 例如已知： 0)(1 ????? BCBDCABF則： 1)(1 ??????? CBBDCBAF又如： EDCBAF ?????2則： )(2 EDCBAF ?????規(guī)則： ① “ （） ” ?“ ?”?“＋ ” ； ② 大的 “ 非號(hào) ” 在變換中不變 2022/5/24 58 3. 對(duì)偶定理 對(duì)偶定理規(guī)定，將原函數(shù) F中的全部 “ ?1 A B C F ?1 D 2022/5/24 63 3. 與非與非式 DCBACDABCDABF????????amp。 四舍五入電路 F 8 4 2 1 D C B A D C B A F 0000 0 0001 0 0010 0 0011 0 0100 0 0101 1 0110 1 0111 1 1000 1 1001 1 1010 1011 1100 1101 1110 1111 ????xmABCDF)15,14,13,12,11,10()9,8,7,6,5(),(2022/5/24 71 邏輯函數(shù)的公式簡(jiǎn)化法 簡(jiǎn)化的意義 A B CCABCBABCAF ????BCACABBCACABBCACABAABCBBACCCABA B CCABCBABCAF???????????????????)()()(簡(jiǎn)化： amp。 例如 ， module adder（ sum， cont， ina， inb， cin） ； 2022/5/24 76 2. 模塊內(nèi)容 模塊內(nèi)容包括 I/O說(shuō)明 、 信號(hào)類型聲明和功能描述 。 注釋分為行注釋和塊注釋兩種方式。 2022/5/24 83 4. 標(biāo)識(shí)符 標(biāo)識(shí)符是用戶編程時(shí)為常量 、 變量 、 模塊 、 寄存器 、端口 、 連線 、 示例和 beginend塊等元素定義的名稱 。 Verilog 1995的關(guān)鍵字有 97個(gè)（見(jiàn)表 ），Verilog 2022增加了 5個(gè)共 102個(gè)。amp。在進(jìn)行關(guān)系運(yùn)算時(shí)，如果關(guān)系是真，則計(jì)算結(jié)果為 1；如果關(guān)系是假，則計(jì)算結(jié)果為 0；如果某個(gè)操作數(shù)的值不定，則計(jì)算結(jié)果不定（未知），表示結(jié)果是模糊的。在進(jìn)行縮減操作運(yùn)算時(shí)，對(duì)操作數(shù)進(jìn)行與、與非、或、或非、異或、同或等縮減操作運(yùn)算，運(yùn)算結(jié)果有 1位 1或 0。 例如 ， 將 1位全加器進(jìn)位 cont與和 sum并接在一起使用 ， 它們的結(jié)果由兩個(gè)加數(shù) a、 b及低位進(jìn)位 cin相加決定的表達(dá)式為 ｛ cont， sum｝ = a+b+cin； 2022/5/24 94 7. Verilog HDL數(shù)據(jù)對(duì)象 Verilog HDL數(shù)據(jù)對(duì)象是指用來(lái)存放各種類型數(shù)據(jù)的容器，包括常量和變量。 register型變量也是一種連接線，可以作為設(shè)計(jì)模塊中各器件間的信息傳送通道。 在表達(dá)式中可以用下面的語(yǔ)句來(lái)使用存儲(chǔ)器： mymemory[7] = 75； //存儲(chǔ)器 mymemory的第 7個(gè)字被賦值 75 2022/5/24 101 Verilog HDL的語(yǔ)句 語(yǔ)句是構(gòu)成 Verilog HDL程序不可缺少的部分。在執(zhí)行中，輸出 y的變化跟隨輸入 a、 b、c、 d的變化而變化，反映了信息傳送的連續(xù)性。 end else begin 語(yǔ)句 。 2022/5/24 109 3. 循環(huán)語(yǔ)句 循環(huán)語(yǔ)句包含 for語(yǔ)句 、 repeat語(yǔ)句 、 while語(yǔ)句和 forever語(yǔ)句 4種 。 // for語(yǔ)句 ， while語(yǔ)句 ， repeat語(yǔ)句 。 語(yǔ)句 2。 begin 語(yǔ)句 。 用 Verilog HDL描述的電路稱為該設(shè)計(jì)電路的 Verilog HDL模型 。 門級(jí)描述語(yǔ)句格式為 門類型關(guān)鍵字 例化門的名稱 （ 端口列表 ） ； 其中， “ 例化門的名稱 ” 是用戶定義的標(biāo)識(shí)符，屬于可選項(xiàng)；端口列表按：（輸出，輸入，使能控制端）的順序列出。 F amp。c。 reg f。b011 :f=1。b111 :f=