【正文】 OR D。139。139。 END QDMK。 USE 。此模塊包含輸入顯示位控制信號(hào)SEL；數(shù)據(jù)輸入信號(hào)H，G，S；數(shù)據(jù)輸出信號(hào)Z 。 將5個(gè)模塊都編寫(xiě)完成之后，讓這5個(gè)模塊生成對(duì)應(yīng)的器件，然后連接出完整 的電路進(jìn)行編譯及仿真，在沒(méi)有錯(cuò)誤后在實(shí)驗(yàn)箱上進(jìn)行功能驗(yàn)證。進(jìn)度安排：14周周一到周五上機(jī)編寫(xiě)程序。即選手按動(dòng)按鈕，鎖存相應(yīng)的編號(hào)，并在LED數(shù)碼管上顯示，同時(shí)揚(yáng)聲器發(fā)出報(bào)警聲響提示。北 華 航 天 工 業(yè) 學(xué) 院《EDA技術(shù)綜合設(shè)計(jì)》課程設(shè)計(jì)報(bào)告報(bào)告題目： 競(jìng)賽搶答器 作者所在系部： 電子工程系 作者所在專(zhuān)業(yè)： 電子信息工程 作者所在班級(jí)： B10212 作 者 姓 名 ： 郭思華 指導(dǎo)教師姓名： 胡輝 完 成 時(shí) 間 ： 20121216 內(nèi) 容 摘 要EDA技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門(mén)新技術(shù)，他是先進(jìn)的計(jì)算機(jī)工作平臺(tái)上開(kāi)發(fā)出來(lái)的一套電子系統(tǒng)設(shè)計(jì)的軟硬件工具，并設(shè)計(jì)先進(jìn)的電子系統(tǒng)設(shè)計(jì)方法。2．搶答器具有鎖存與顯示功能。下載到實(shí)驗(yàn)箱，驗(yàn)證結(jié)果。設(shè)計(jì)過(guò)程： 在本次設(shè)計(jì)中，我先對(duì)整體要求進(jìn)行了了解，然后根據(jù)要求將整個(gè)電路劃分為 5個(gè)模塊，并對(duì)這5個(gè)模塊的功能進(jìn)行了劃分，然后依據(jù)各模塊功能編寫(xiě)程序，并 對(duì)編寫(xiě)出的程序進(jìn)行了編譯以及時(shí)序仿真，若結(jié)果正確則繼續(xù)進(jìn)行下一個(gè)模塊的編 寫(xiě)，若錯(cuò)誤就進(jìn)行修改直到結(jié)果正確。 數(shù)據(jù)選擇模塊：在這個(gè)模塊中主要實(shí)現(xiàn)搶答過(guò)程中的數(shù)據(jù)循環(huán)顯示功能，通過(guò)SEL信號(hào)的循環(huán)輸入，從而控制數(shù)碼管的循環(huán)顯示，利用人眼的視覺(jué)停留使人感覺(jué)數(shù)碼管是同時(shí)常亮的。三、單元電路程序設(shè)計(jì)及其功能驗(yàn)證（一）搶答鎖存模塊 VHDL源程序 LIBRARY ieee。 Y:buffer std_logic_vector(6 DOWNTO 0))。event AND CLK=39。 ELSIF C=39。 END IF。USE 。039。039。139。 SW=0110。 END PROCESS。 ENTITY XZMK IS PORT(SEL:IN std_logic_vector(2 DOWNTO 0)。 USE 。 WHEN0010=Y=1101101。 WHEN OTHERS=Y=0000000。 USE 。EVENT AND CLK=39。仿真從圖中看出，在復(fù)位開(kāi)始信號(hào)為1時(shí)不工作，在為0后開(kāi)始工作，SEL信號(hào)在02這三個(gè)數(shù)內(nèi)隨CLK信號(hào)的變化循環(huán)，實(shí)現(xiàn)數(shù)碼管的循環(huán)顯示。七、心得體會(huì)在EDA技術(shù)中最為矚目的是以現(xiàn)代電子技術(shù)為特征的邏輯設(shè)計(jì)仿真測(cè)試技術(shù)。八、參考文獻(xiàn)[1] 、李國(guó)洪，沈明山：《可編程邏輯器件EDA技術(shù)與實(shí)踐》，機(jī)械工業(yè)出版社[2]、網(wǎng)絡(luò)相關(guān)課題資源 指導(dǎo)教師評(píng)語(yǔ)及設(shè)計(jì)成績(jī) 評(píng) 語(yǔ) 課程設(shè)計(jì)成績(jī)： 指導(dǎo)教師： 日期： 年 月 日 12