基于fpga的四路搶答器-全文預覽
【正文】 BJ=39。 ELSE GW=GW1。THEN IF GW=0000THEN GW=1001。 END IF。 ELSE GW=0000。THEN GW=cg。THEN IF R=39。 BJ:OUT std_logic)。USE 。仿真圖由圖中可看出在復位信號R從高電平降到低電平后，搶答器開始正常工作，A最先搶答，這時開始報警，數(shù)碼管輸出顯示1，說明A最先搶答。 BJ=A OR B OR C OR D。 THEN Y=0110011。139。 ELSIF B=39。139。 BJ=39。 END QDMK。 R:IN std_logic。 USE 。 位循環(huán)模塊： 實現(xiàn)搶答過程中對數(shù)碼管掃描顯示位的控制。此模塊包含輸入顯示位控制信號SEL；數(shù)據(jù)輸入信號H，G，S；數(shù)據(jù)輸出信號Z 。 搶答器計時模塊：在這個模塊中主要實現(xiàn)搶答過程中的計時功能。 將5個模塊都編寫完成之后，讓這5個模塊生成對應的器件，然后連接出完整 的電路進行編譯及仿真，在沒有錯誤后在實驗箱上進行功能驗證。在整個搶答器中主持人在搶答前設置好搶答時間,在復位開始按鍵按下后,搶答器開始倒計時,若在計時時間內(nèi)無人搶答,則搶答器報警提示,若在計時過程中有人搶答,則數(shù)碼管顯示第一個搶答的人的編號,同時停止計時。進度安排：14周周一到周五上機編寫程序。4. 參賽選手在設定的時間內(nèi)進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答的時間，并保持到主持人將系統(tǒng)清除為止。即選手按動按鈕，鎖存相應的編號，并在LED數(shù)碼管上顯示，同時揚聲器發(fā)出報警聲響提示。利用QuartusⅡ工具軟件完成率編譯仿真驗證。北 華 航 天 工 業(yè) 學 院《EDA技術綜合設計》課程設計報告報告題目： 競賽搶答器 作者所在系部： 電子工程系 作者所在專業(yè)： 電子信息工程 作者所在班級： B10212 作 者 姓 名 ： 郭思華 指導教師姓名： 胡輝 完 成 時 間 ： 20121216 內(nèi) 容 摘 要EDA技術是現(xiàn)代電子信息工程領域的一門新技術，他是先進的計算機工作平臺上開發(fā)出來的一套電子系統(tǒng)設計的軟硬件工具，并設計先進的電子系統(tǒng)設計方法。該搶答器分為五個模塊：搶答模塊、計時模塊、選擇模塊，位循環(huán)模塊和譯碼模塊。2．搶答器具有鎖存與顯示功能。當主持人啟動“開始”鍵后，定時器進行減計時，同時揚聲器發(fā)出短暫的聲響。下載到實驗箱，驗證結果。2．課程設計報告書3．成果使用說明書4．設計工作量要求一、概述 搶答器主要由搶答模塊、計時模塊、選擇模塊，位循環(huán)模塊和譯碼模塊組成。設計過程： 在本次設計中，我先對整體要求進行了了解，然后根據(jù)要求將整個電路劃分為 5個模塊，并對這5個模塊的功能進行了劃分，然后依據(jù)各模塊功能編寫程序，并 對編寫出的程序進行了編譯以及時序仿真，若結果正確則繼續(xù)進行下一個模塊的編 寫，若錯誤就進行修改直到結果正確。此模塊有A、B、C、D四路搶答輸入信號；復位信號R；輸出
環(huán)評公示相關推薦
鄂ICP備17016276號-1