【正文】 統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式 [6]。 EDA(電子系統(tǒng)設(shè)計(jì)自動(dòng)化 )技術(shù)是 20世紀(jì) 90年代初從 CAD(計(jì)算機(jī)輔助設(shè)計(jì) )、 CAM(計(jì)算機(jī)輔助制造 )， CAT(計(jì)算機(jī)輔助測(cè)試 )和 CAE(計(jì)算機(jī)輔助工程 )的概念發(fā)展而來(lái)的。在交叉 路 口如何解決混合交通流中的相互影響，就是解決問(wèn)題 的關(guān)鍵 所在 。這些系統(tǒng)己經(jīng)在西方國(guó)家的城市網(wǎng)絡(luò)交通中取得了成功的應(yīng)用。 計(jì)算機(jī)技術(shù)的出現(xiàn)為交通控制技術(shù)的發(fā)展注入了新的活力， 1952年，美國(guó)科羅拉多州丹佛市首次利用模擬計(jì)算機(jī)和交通檢測(cè)器實(shí)現(xiàn)了對(duì)交 通信號(hào)機(jī)網(wǎng)的配時(shí)方案自動(dòng)選擇式信號(hào)燈控制，而加拿大多倫多市于 1964年完成了計(jì)算機(jī)控制信號(hào)燈的實(shí)用化，建立了一套由 IBM650型計(jì)算機(jī)控制的交通信號(hào)協(xié)調(diào)控制系統(tǒng)，成為世界上第一個(gè)具有電子數(shù)字計(jì)算機(jī)城市交通控制系統(tǒng)的城市。 1928年，上述系統(tǒng)經(jīng)過(guò)改進(jìn)，形成 “ 靈活步進(jìn)式 ” 定時(shí)系統(tǒng) ； 由于它簡(jiǎn)單、可靠、價(jià)格便宜，很快在美國(guó)推廣普及。因此 ， 在設(shè)計(jì) 中采用 EDA技術(shù) ， 應(yīng)用目前廣泛應(yīng)用的 VHDL硬件電路描述語(yǔ)言 ， 實(shí)現(xiàn)交通燈系統(tǒng)控制器的設(shè)計(jì) ， 利用 MAX+PLUSⅡ 集成開發(fā)環(huán)境進(jìn)行綜合、仿真 ,并下載到 CPLD復(fù)雜 可編程邏輯器件中 ， 完成系統(tǒng)的控制作用。交通作為現(xiàn)代城市的重要體現(xiàn)和標(biāo)志，見證著每一個(gè)城市的歷史與文明、發(fā)展與興衰。通過(guò)對(duì)系統(tǒng)進(jìn)行結(jié)構(gòu)分析，采用了層次化的設(shè)計(jì)方法，給出了各個(gè)模塊的 VHDL 程序，利用 Max+PlusⅡ 對(duì)應(yīng)用程序進(jìn)行了仿真，并給出了相應(yīng)的仿真結(jié)果 。 VHDL 。 EDA技術(shù)使得電子電路設(shè)計(jì)者的工作僅限于利用硬件描述語(yǔ)言和 EDA軟件平臺(tái)來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn) ， 極大地提高了設(shè)計(jì)效率 ， 縮短了設(shè)計(jì)周期 ， 節(jié)省了 設(shè)計(jì)成本 [2]。 早期的交通信號(hào)燈使用 “ 固定配時(shí) ” 方式實(shí)行自動(dòng)控制，這種方式對(duì)于早期交通流量不大的情況曾起過(guò)一定的作用。繼氣動(dòng)橡皮管式檢測(cè)器之后，雷達(dá)、超聲波、光電、地磁、電磁、微波、紅外以及環(huán)形線圈等檢測(cè)器相繼問(wèn)世。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 3 頁(yè) 共 38 頁(yè) 國(guó)外對(duì)城市區(qū)域交通控制的研究，開始于 20世紀(jì) 60年代初。 目前城市交通控制研究的新發(fā)展主要體現(xiàn)在城市交通網(wǎng)絡(luò)的各個(gè)方面 :區(qū)域交通信號(hào)燈和城市快速公路匝道口的新的控制方法上 ； 實(shí)現(xiàn)區(qū)域和快速公路的集成控制 ； 采用動(dòng)態(tài)路由導(dǎo)航與交通網(wǎng)絡(luò)控制結(jié)合以實(shí)現(xiàn)先進(jìn)車輛控制系統(tǒng) AvcS為主的智能交通系統(tǒng) (ITS)； 以實(shí)現(xiàn)先進(jìn)交通管理系統(tǒng) ATMS和先進(jìn)駕駛員信息系統(tǒng) ATIS為主的城市多智能體交通控制系統(tǒng) ； 以及一些輔助的交通策略如道路自動(dòng)計(jì)費(fèi)、公共交通優(yōu)先等。 本次設(shè)計(jì)是通過(guò)設(shè)計(jì)交通燈控制器，了解 EDA技術(shù)，掌握 VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想，鞏固和綜合運(yùn)用所學(xué)過(guò)的計(jì)算機(jī)組成原理知識(shí)，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力。 EDA技術(shù)涉及面很廣，內(nèi)容豐富，主要應(yīng)掌握如下四個(gè)方面的內(nèi)容 :(1)大規(guī)模可編程邏 輯器件 ； (2)硬件描述語(yǔ)言 ； (3)軟件開發(fā)工具 ； (4)實(shí)驗(yàn)開發(fā)系統(tǒng)。 傳統(tǒng)機(jī)電設(shè)備的電器控制系統(tǒng)，如果利用 EDA 技術(shù)進(jìn)行重新設(shè)計(jì)或進(jìn)行技術(shù)改造，不但設(shè)計(jì)周期短、設(shè)計(jì)成本低，而且將提高產(chǎn)品或設(shè)備的性能，縮小產(chǎn)品體積，提高產(chǎn)品的技術(shù)含量，提高產(chǎn)品的附加值 [8]。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè) 計(jì)的基本點(diǎn)。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級(jí)描述。 (3) VHDL的優(yōu)勢(shì) ① 與其他的硬件描述語(yǔ)言相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。在 Max+plusⅡ 上可以完成設(shè)計(jì)輸入、元件適配、時(shí)序仿真和功能仿真、編程下載整個(gè)流程，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，是設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程 [11]。由于 CPLD 內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測(cè)性，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測(cè)的缺點(diǎn)。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 8 頁(yè) 共 38 頁(yè) 3 交通燈控制系統(tǒng) 方案論證 設(shè)計(jì)方案及論證 （ 1）設(shè)計(jì)方案 方案一：采用小規(guī)模集成電路，用純硬件電路搭建。 在整個(gè)系統(tǒng)設(shè)計(jì)當(dāng)中， 以 AT89C52 單片機(jī)為核心， 為使各模塊穩(wěn)定工作，采用單片機(jī)控制模塊提供電源，節(jié)約成本，但輸出功率不高 。 標(biāo)準(zhǔn)信號(hào)為整個(gè)電路提供 1Hz 信號(hào)，信號(hào)燈控制電路控制 8 路燈的亮滅，定時(shí)電路分為 45s、10s、 5s、 60s定時(shí)單元，分別控制 8路燈的亮滅時(shí)間，顯示控制電路控制每一路燈的倒計(jì)時(shí)顯示時(shí)間，譯碼后通過(guò)數(shù)碼管顯示。交通規(guī)則明確顯示必須按照交通指示燈來(lái)執(zhí)行，尤其是左拐，只有在左拐燈亮的時(shí)候才可以左拐。 定義各路信號(hào)燈 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 12 頁(yè) 共 38 頁(yè) end entity jtdkz。ag=39。bg=39。039。 輸入的標(biāo)準(zhǔn)時(shí)鐘和使能信號(hào) dout45:out std_logic_vector(7 downto 0))。or en45b=39。 architecture art of t60s is signal t6b:std_logic_vector(5 downto 0)。 then t6b=t6b+1。event and clk=39。 （ 4） 5s定時(shí)單元控制兩路 黃 燈的顯示時(shí)間，從 DOUT5端口輸出到顯示控制模塊的 AIN5 端口，5s定時(shí)單元模塊生成器件如圖 ， EN5A、 EN5B分別甲路和乙路紅燈的使能信號(hào)控制應(yīng)該那一路紅燈亮。) then if en5a=39。 輸入四位 BCD碼 dout7:out std_logic_vector(6 downto 0))。數(shù)碼管顯示 5 when 0110=dout7=1111101。 圖 5s 定時(shí)單元模塊 仿真圖 (5)60s定時(shí)單元仿真結(jié)果： 圖 60s定時(shí)單元 仿真時(shí)序 ，在整個(gè)電路中控制 紅 燈的亮滅， 甲 路的 60s使能信號(hào) en60a為高電平，輸出根據(jù)時(shí)鐘信號(hào)計(jì)時(shí)，開始先清零，然后從 60s 開始倒計(jì)時(shí)輸出到顯示電路，表示甲陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 17 頁(yè) 共 38 頁(yè) 路進(jìn)行 60s倒計(jì)時(shí)。 通過(guò)驗(yàn)證，交通燈的亮滅狀態(tài)與數(shù)碼管顯示 倒計(jì)時(shí) 時(shí)間一致， 與設(shè)計(jì)原理相符合，基本上達(dá)到了一個(gè)交通指示燈的要求。 本設(shè)計(jì)在確立總體預(yù) 期實(shí)現(xiàn)功能的前提下，分層次進(jìn)行設(shè)計(jì)。陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 21 頁(yè) 共 38 頁(yè) 致謝 經(jīng)過(guò) 一段時(shí)間 的忙碌和 學(xué)習(xí) ，本次畢業(yè)設(shè)計(jì)已經(jīng)接近尾聲 了。 再 次 ， 要感謝 在 畢業(yè)設(shè)計(jì) 過(guò)程中幫我提供研究資料的同學(xué)們 ， 如果沒有他們的幫助，此次設(shè)計(jì)的完成將變得非常困難。s at the beginning e out by American Ministry of National Defense development to provide the American solider with the credibility which uses to raise a design with cut 1 kind of development period to use the scope smaller design language. VHDL,Translating into chinese is soon extremely high the description language of the integrated circuit it of the application mainly is an application in the design of numerical electric , it is in the application most in china is the design which uses in the FPGA/CPLD/ in some units with stronger real strenght, it is also use to design ASIC. The VHDL mainly useds for the structure, behavior which describes numerical system, function with addition to implying many languages sentence which have a hardware characteristic, VHDL languages forms and description style and sentence construction are very similar at general calculator deluxe procedure structure characteristics is an engineering design, or call that the design entity(can be a ponent, an electric circuit mold piece or a system) is divided into exterior(or call but part, and port) with inner part(or call to can39。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 22 頁(yè) 共 38 頁(yè) 參考文獻(xiàn) [1]潘松 ,黃繼民 .EDA 技術(shù)實(shí)用教程 .北京 :科學(xué)出版社 ,2021版 . [2]朱正偉 .EDA技術(shù)與應(yīng)用 .北京 :清華大學(xué)出版社 ,2021版 . [3]曾素瓊 .EDA技術(shù)在數(shù)字電路中的探討 [M].重慶：重慶大學(xué)出版社， . [4]譚會(huì)生 .EDA技術(shù)綜合應(yīng)用實(shí)例與分析 .西安 :西安電子 科技大學(xué)出版社 ,2021版 . [5]Pan Song Application foreground of CPLD/FPGA in electron design[J] Electon technology apply 1997,(7):1621. [6]林濤 .基于 VHDL語(yǔ)言的交通信號(hào)控制器的設(shè)計(jì)與實(shí)現(xiàn) [M].北京： 希望電子出版社， . [7]黃任 ,VHDL 入門 .解惑 .經(jīng)典實(shí)例 .經(jīng)驗(yàn)總結(jié) .北京 :北京航空航天大學(xué)出版社 . 2021. [8]于潤(rùn)偉 .數(shù)字系統(tǒng)設(shè)計(jì)與 EDA技術(shù) .北京 :機(jī)械工業(yè)出版 社 ,2021版 . [9]陶濤 .基于 VHDL語(yǔ)言實(shí)現(xiàn)十字路口交通燈設(shè)計(jì) [M].武漢 :武漢理工大學(xué)出版社， . [10]Wei zhou, Zong qiang, Jian new development of precision frequency measurement techniquc[C], preceedings of the 1995 IEEE internitional frequency control symposium .P P. 354 35 9 , 1995. [11]潭會(huì)生 ,張昌凡 .EDA技術(shù)及應(yīng)用 .西安 :西安電子科技大學(xué)出版社 ,2021版 . [12]褚振勇 .FPGA設(shè)計(jì)與應(yīng)用 .西安 :西安電子科技大學(xué)出版社 . [13]楊恒新 .自頂向下法設(shè)計(jì)交通燈控制系統(tǒng) [M].北京： 中國(guó)科學(xué)文化出版社， . 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 23 頁(yè) 共 38 頁(yè) 附錄 A 英文 文獻(xiàn) The development of EDA and the application of VHDL 9039。 在這里首先要感謝我的導(dǎo)師 何偉 老師。程序中所用到得數(shù)據(jù)均可以根據(jù)實(shí)際情況進(jìn)行設(shè)置，修改靈活方便。 硬件驗(yàn)證的實(shí)物圖見附錄 C。 圖中 ain4 是譯碼前的 BCD 碼， dout7 是輸出給 7 段數(shù)碼管的 7為二進(jìn)制數(shù)，由于采用的是共 陰 數(shù)碼管，所以輸出對(duì)應(yīng)位的 1代表對(duì)應(yīng)段亮。數(shù)碼管顯示 7 when 1000=dout7=1111111。 when 0000=dout7=0111111。or en5b=39。 輸 入的標(biāo)準(zhǔn)時(shí)鐘和使能信號(hào) dout5:out std_logic_vector(7 downto 0))。) then if en10a=39。 （ 3） 10s定時(shí)單元控制兩路 左拐 燈的顯示時(shí)間，從 DOUT10端口輸出到顯示控制模塊的 AIN10 端口， 10s 定時(shí)單元模塊生成器件如圖 所示 ， EN10A、 EN10B分別甲路和乙路紅燈的使能信號(hào)控制應(yīng)該那一路紅燈亮。event and clk=39。 then t6b=t6b+1。 architecture art of t45s is signal t6b:std_logic_vector(5 downto 0)。clr:=39。bl=39。al=39。 信號(hào)燈的亮滅狀態(tài)分為六種 signal state:state_type。 圖 交通燈工作示意圖 甲 路 乙路 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 11 頁(yè) 共 38 頁(yè) 4 系統(tǒng) 設(shè)計(jì) 設(shè)計(jì) 交通燈控制器的頂層電路圖 是 采用硬件描述語(yǔ)言設(shè)計(jì) 的 一個(gè)復(fù)雜電路系統(tǒng)，