eda數(shù)字鐘設(shè)計(完整版)
【正文】 ca=39。139。event and clk=39。 use 。 end process p2。 end if。039。 ca : out std_logic。 CNT101模塊設(shè)計 即十進制計數(shù)器，輸出分的個位。 end process p1。) then q=0000。 cout : out std_logic_vector(3 downto 0))。 end rtl。 end if。039。 ca : out std_logic。 K4模塊的設(shè)計 圖 15 如圖 15， RES 是整個系統(tǒng)的復(fù)位鍵，低電平有效，復(fù)位時，各個輸出都為零，時間顯示 0時 0 分 0 秒； clk 是輸入時鐘，提供秒信號，上升沿觸發(fā)，每出發(fā)一次，時間增加一秒；HRTMP,MIN10TMP,MINTMPKEYI可以分別設(shè)置小時位， 10分位，分位，起到調(diào)時的作用，高電平有效，有效時，每來一個 CLK時鐘 （ 1s），所對應(yīng)的位都將以各自的計數(shù)循環(huán)； RING是整點報時； SEC,SEC10,MIN,MIN10,HR,HR10都輸出四位 BCD碼，用于計數(shù)。 when0110=q=1111101。 q : out std_logic_vector(6 downto 0))。 end case。 end。 cout=q。 elsif(clk39。 use 。 K4 模塊進行復(fù)位，設(shè)置小時和分，輸出整點報時信號和時，分，秒信號。 關(guān)鍵詞：數(shù)字鐘，計數(shù)器，數(shù)碼管， FPGA,VHDL 1． 設(shè)計思路 基于 VHDL語言，用 Top_Down的思想進行設(shè)計。 CN6模塊的設(shè)計 即無進位的六進制計數(shù)器，由此提供選擇信號，可提供選擇信號，選擇顯示的數(shù)碼管及對應(yīng)的數(shù)，循環(huán)掃描顯示。 begin process(res,clk) begin if res=39。 end if。 entity sel61 is port(sel : in std_logic_vector(2 downto 0)。 when 011=cout:=d。 圖 14 library ieee。 when 0011=q=1001111。 end case。 use 。event and clk=39。 else q=q+1。 end if。 use 。139。 end if。 end process p2。 use 。event and clk=39。139。 else ca=39。如圖 19所示。 end。 elsif(en=39。 end if。 end rtl。 end。139。 end if。 end rtl。 bout=bout+1。139。 begin 更多論文 14 p1 : process(en,en2,clk,res) begin if(res=39。如圖 110所示。 p2 : process(q) begin if(q=5) then ca=en。or en2=39。 begin p1 : process(en,en2,
研究報告相關(guān)推薦
鄂ICP備17016276號-1