eda數(shù)字鐘設(shè)計(文件)
【正文】 ca=39。 cout=q。如圖 19所示。 entity t61 is output minitute39。 end。139。 elsif(en=39。) then if(q=5) then q=0000。 end if。039。 end rtl。 use 。 end。) then aout=0000。139。139。 end if。 end if。 end rtl。 end if。 bout=bout+1。 bout=0000。139。 elsif(clk39。 begin 更多論文 14 p1 : process(en,en2,clk,res) begin if(res=39。 entity t23 is port(en2,en,res,clk : in std_logic。如圖 110所示。 end process p2。 p2 : process(q) begin if(q=5) then ca=en。 end if。or en2=39。039。 begin p1 : process(en,en2,clk,res) begin if(clk39。 ca : out std_logic。 use 。 CNT61模塊的設(shè)計 六進制計數(shù)器，輸出分的各位。 end if。 end process p1。 else q=q+1。139。) then if(res=39。 architecture rtl of t101 is 更多論文 11 signal q : std_logic_vector(3 downto 0)。s gewei port(en2,en,res,clk : in std_logic。 圖 18 library ieee。 end rtl。039。 更多論文 10 end if。) then if(q=5) then q=0000。039。 begin p1 : process(en,clk,res) begin if(clk39。 ca : out std_logic。 圖 17 library ieee。 cout=q。 else ca=39。 end if。139。) then if(res=39。 architecture rtl of t10 is signal q : std_logic_vector(3 downto 0)。 entity t10 is port(en,res,clk: in std_logic。如圖 16所示。 end one。 when1001=q=1101111。 when 0101=q=1101101。 when 0001=q=0000110。 entity disp is port(d : in std_logic_vector(3 downto 0)。 更多論文 6 end rtl。
研究報告相關(guān)推薦
鄂ICP備17016276號-1