【正文】 1 0uC51 04R21 20 KR33KR42KR50九江學(xué)院學(xué)士學(xué)位論文 13 VGA 接口電路 VGA 接口概述 常見的 VGA 接口 的彩色顯示器，一般由 CRT（陰極射線管）構(gòu)成，色彩由 R、 G、B（紅： Red，綠： Green，藍(lán)： Blue）三基色組成。其中，復(fù)位電路與 FPGA 的接口為 CFG_nCONFUG 和 nRST_IN，晶振的接口為 FPGA 的信號(hào) 輸入引腳 B13， N25， P2。 + 信號(hào) 輸入 237。調(diào)試模式，通過 JTAG 口，將配置代碼直接下載到 FPGA 中；自運(yùn)行模式，則需要將代碼寫入代碼配置芯片，在系統(tǒng)上電的時(shí)候，將存儲(chǔ)在配置芯片中的代碼寫入 FPGA 中，由 FPGA 運(yùn)行代碼。 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境 , 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。 與傳統(tǒng)設(shè)計(jì)方法相比， VHDL描述電路行為的算法有很多優(yōu)點(diǎn)： (1) 設(shè)計(jì)層次較高、用于較復(fù)雜的計(jì)算時(shí)，能盡早發(fā)現(xiàn)存在的問題，縮短設(shè)計(jì)周期。 邏輯處理 部分 鍵盤顯示控制 存儲(chǔ)模塊 波形顯示 VGA 顯示驅(qū)動(dòng) 信號(hào)輸入 基于 VGA顯示的邏輯分析儀 8 表 EP2C35F672 器件特性 Tab. EP2C35F672 device characteristics 特性 EP2C35F672 邏輯單元（ LE） 33216 RAM總量（ bit） 483840 M4K RAM塊（ 4Kbit+奇偶校驗(yàn)） 105 PLLs（個(gè)） 4 時(shí)鐘輸入管腳（個(gè)） 8 全局時(shí)鐘網(wǎng)格（個(gè)） 16 最大用戶 I/O數(shù)（個(gè)） 475 配置二進(jìn)制文件（ .rbf）大?。?bit） 6858656 可選串行主動(dòng)配置器件 EPCS16 由于 FPGA 內(nèi)部沒有振蕩電路，使用有源晶振是比較理想的選擇。當(dāng)邏輯分析儀的觸發(fā)條件滿足時(shí)，信號(hào)采樣部分會(huì)對(duì)輸入信號(hào)進(jìn)行采樣并存儲(chǔ)；波形顯示部分只管從雙口 RAM 讀數(shù)據(jù)并送往 VGA 接口顯示；鍵盤控制部分主要是控制 更改觸發(fā)條件、采樣頻率及數(shù)碼顯示等操作。而 FPGA 內(nèi)置配置芯片為 EPCS16 ， 16 Mb 的存儲(chǔ) 單元 足以滿足我們所需要的 1Mb，所以 FPGA 不需要外接 RAM 來存儲(chǔ)這些數(shù)據(jù)。 圖 基于 VGA 顯示的邏輯分析儀的總體結(jié)構(gòu)框圖 Fig VGA display based on the overall structure of the logic analyzer block diagram 本方案不采用常用的基于虛擬邏輯儀的設(shè)計(jì)方法，而是以臺(tái)式一體機(jī)為設(shè)計(jì)思路，將信號(hào)采集，信號(hào)處理，信號(hào)顯示做成一個(gè)系統(tǒng)，特別是數(shù)據(jù)的顯示，采用 VGA接口的顯示器來完成。介紹了系統(tǒng)的軟件結(jié)構(gòu)框圖，各個(gè)模塊的設(shè)計(jì)及開發(fā)流程。 本論文的具體內(nèi)容安排如下： （ 1）第 1 章：緒論。但在數(shù)據(jù)顯示方面，大多數(shù)設(shè)計(jì)采用的是虛擬邏輯分 析儀的設(shè)計(jì)方案，數(shù)據(jù)需上傳到計(jì)算機(jī)后，由計(jì)算機(jī)進(jìn)行處理，這使得該方案設(shè)計(jì)的邏輯分析儀，操作復(fù)雜，資源占用巨大。對(duì)于模擬顯示設(shè)備，如模擬 CRT顯示器，信號(hào)被直接送到相應(yīng)的處理電路，驅(qū)動(dòng)控制顯像管生成圖像。在這其中的任何 256種顏色可以被選為色版顏色（而這 256種的任何 16種可以用來顯示 CGA 模式的色彩）。 而 VGA 顯示器，作為目前最常用的一種顯示載體，其功能豐富，應(yīng)用非常廣泛，價(jià)格也比較低，用 VGA 作為顯示單元，是一種比較實(shí)用和廉價(jià)的方案。對(duì)于由嵌入式微處理器構(gòu)成的圖像處理系統(tǒng)來說，采用 VGA顯示輸出具有兼容性強(qiáng)，顯示內(nèi)容豐富的優(yōu)勢(shì)，而且 VGA 顯示接口具有結(jié)構(gòu)簡單，性能可靠，兼容性強(qiáng)，時(shí)序容易由微處理器實(shí)現(xiàn)的特點(diǎn)?；谟?jì)算機(jī)接口的卡式虛擬邏輯分析儀，使用中需要搭配計(jì)算機(jī)一起使用，顯示屏也與主機(jī)分開。 Logic Analyzer。本文 采用電阻分壓的方式進(jìn)行色彩信號(hào)的 DA轉(zhuǎn)換，將二進(jìn)制 RGB 數(shù)據(jù)幀，轉(zhuǎn)換為對(duì)應(yīng)的模擬電壓信號(hào)。 VGA 顯示輸出具有兼容性強(qiáng)，顯示內(nèi)容豐富， 不需要依靠計(jì)算機(jī) 的優(yōu)勢(shì)。s advantage. Thinking on one machine, system hardware is divided into five parts, namely, the signal input unit, FPGA core processing unit, input control unit and the status display unit and the VGA interface unit. Respectively, and the signal is input shaping, acquisition and processing, work status, and display data DA conversion. This resistor divider with the way color signals DA conversion, the binary RGB data frame, converted to corresponding analog voltage signal. Ultimately multiple logic signal acquisition, processing, waveform data will eventually be shown on the VGA monitor. Logic processing, we adopt the EDA design from top to bottom, first, by function, module, trigger control module is divided into sampling, the sampling frequency control module, dualport RAM memory modules, waveform display control module, VGA display driver module, keyboard Display control module 6 module。 按結(jié)構(gòu)劃分，邏輯分析儀大致上可分為獨(dú)立式（或單機(jī)型）邏輯 分析儀和需結(jié)合計(jì)算機(jī)的 PCbased 卡式虛擬邏輯分析儀。另外，邏輯分析儀的一些復(fù)雜功能，如位數(shù)眾多的通道、高級(jí)協(xié)議觸發(fā)方式、大存儲(chǔ)深度，在一般的應(yīng)用，如 51單片機(jī)開發(fā)、簡單的嵌入式系統(tǒng)學(xué)習(xí)中，很少用到。結(jié)合成品邏輯分析儀的特點(diǎn)及日常系統(tǒng)設(shè)計(jì)開發(fā)的需求，本文提出了如下設(shè)計(jì)方案。這就程度上改變了原本 EGA的色版規(guī)則，因?yàn)樵驹?EGA上，這只是一個(gè)讓程式可以在每個(gè)頻道（即紅綠藍(lán)）在 2bit以下選擇最多種顏色的方式。 VGA 接口就是顯卡上輸出模擬信號(hào)的接口。設(shè)計(jì)一款用 VGA作為顯示載體的邏輯分析儀，是一個(gè)比較理想的設(shè)計(jì)方案。本文設(shè)計(jì)了一種采用電阻分壓的方式進(jìn)行色彩信號(hào)的 DA 轉(zhuǎn)換，整體分為信號(hào)緩沖、電阻分壓、端口保護(hù)等部分。講述了系統(tǒng)的硬件框架，單元電路設(shè)計(jì)與實(shí)現(xiàn)方案。總結(jié)了設(shè)計(jì)過程的心得與體會(huì)，提出了一些設(shè)計(jì)擴(kuò)展想法和思路。 硬件設(shè)計(jì)的方案 基于一體化思想，將系統(tǒng)硬件分成 FPGA、 DA 轉(zhuǎn)換、 VGA 接口、 VGA 顯示器 、以及一些外圍電路。以 FPGA為載體，得出 基于 VGA顯示的 邏輯分析儀的組成部分，主要包括邏輯處理部分 、 存儲(chǔ)部分、波形顯示部分、 VGA 顯示驅(qū)動(dòng)部分及鍵盤 顯示控制部分 五個(gè) 組成部分。 本設(shè)計(jì)所用的 FPGA為 Altera公司 Cyclone II系列的 EP2C35F672，包含 33216個(gè)邏輯單元 (LEs) ， 483840bits 的片上 RAM，還有 475 個(gè)用戶可用 I/O口，封裝為 672Pin FBGA。 VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和 算法完成部分。 九江學(xué)院學(xué)士學(xué)位論文 9 Quartus II 開發(fā)平臺(tái) Quartus II軟件，根據(jù)設(shè)計(jì)者需要，提供了一個(gè)完整的多平臺(tái)設(shè)計(jì)環(huán)境，它包含整個(gè)FPGA和 CPLD設(shè)計(jì)階段的解決方案，同時(shí)該軟件提供了編程系統(tǒng)設(shè)計(jì)的一個(gè)綜合開發(fā)環(huán)境，是進(jìn)行 SOPC設(shè)計(jì)的基礎(chǔ) Quartus II 設(shè)計(jì)環(huán)境包括：系統(tǒng)級(jí)設(shè)計(jì)，嵌入式軟件開發(fā)，可編程邏輯器件 PLD 綜合，布局和布線，驗(yàn)證和仿真。 本設(shè)計(jì)采用的 FPGA 為 Cyclone II系列的 EP2C35F672，作為主處理單元。 系統(tǒng)配置電路 EP2C35F672 IN[9..0] IN[9..0] 輸入控制電路 時(shí)鐘電源及 復(fù)位電路 因此在設(shè)計(jì)中，選擇外部輸入時(shí)鐘頻率為50MHz，采用有源晶振。 電源 直接由系統(tǒng)提供的 5V 電源，經(jīng)過 LDO 芯片 穩(wěn)壓和濾波得到。 圖 VGA 接口引腳圖 VGA connector pin diagram 引腳分為三組：一是 RGB 三色模擬信號(hào)輸入 線，輸入信號(hào)為 0～ ；二是 RGB三色地線，使用過程中，需要做接地處理；三是時(shí)序信號(hào)線，分別是行同步線 ( Horizon Synchronizing， HS)，場(chǎng)同步線 (Vertical Synchronizing， VS) ，這兩條線控制了 VGA 的顯示時(shí)序；其他為輔助信號(hào)線，具體如表 所示 基于 VGA顯示的邏輯分析儀 14 表 VGA 接口引腳分配表 VGA connector pin allocation table 引腳 名稱 注釋 引腳 名稱 注釋 1 RED 紅基色（ 75Ω， ） 9 KEY 保留 2 GREEN 綠基色（ 75Ω， ） 10 SGND 同步信號(hào)地 3 BLUE 藍(lán)基色（ 75Ω， ） 11 ID0 顯示器標(biāo)識(shí)位 0 4 ID2 顯示器標(biāo)識(shí)位 2 12 ID1 顯示器標(biāo)識(shí)位 1 5 GND 地 13 HSYNC 行同步 6 RGND 紅色地 14 VSYNC 場(chǎng)同步 7 GGND 綠色地 15 ID3 顯示器標(biāo)識(shí)位 3 8 BGND 藍(lán)色地 VGA 接口電路設(shè)計(jì) （ 1） VGA 接口電路的結(jié)構(gòu) VGA 接口電路作用是 將二進(jìn)制 RGB 數(shù)據(jù)幀，轉(zhuǎn)換為對(duì)應(yīng)的模擬電壓信號(hào)，一般VGA 接口電路設(shè)計(jì)時(shí)，多采用專用的 VGA 接口 DA 轉(zhuǎn)換芯片，如 SDA7123。 表 RGB 信號(hào)編碼與輸出電壓關(guān)系 RGB signal encoding and output voltage relationship 信號(hào) 編碼 電壓值 信號(hào) 編碼 電壓值 R、 G 000 0V B 00 0V 001 98mV 01 203mV 010 197mV 10 396mV 011 295mV 11 598mV 100 384mV 101 482mV 110 580mV 111 679mV 其他外圍電路 輸入控制電路 邏輯分析儀應(yīng)用過程中，通常需要選擇觸發(fā)通道、觸發(fā)方式、觸發(fā)頻率等一系列信息，還需要啟動(dòng)觸發(fā)或結(jié)束觸發(fā)。采用兩個(gè)共陽數(shù)碼管 3461BS，位驅(qū)動(dòng)部分則采用PNP 型晶體管 8550。 圖 基于 VGA 顯示的邏輯分析儀的模塊組成的框圖 VGA display based on the logic analyzer module block diagram 雙口 RAM 存儲(chǔ)模塊 雙口 RAM 是在 1 個(gè) SRAM 存儲(chǔ)器上具有兩套完全獨(dú)立的數(shù)據(jù)線、地址線和讀寫控制線，并允許兩個(gè)獨(dú)立的系統(tǒng)同時(shí)對(duì)其進(jìn)行隨機(jī)性訪問的存儲(chǔ)器，即共享式多端口存儲(chǔ)器。顯示采樣數(shù)據(jù)的時(shí)候，則根據(jù)行場(chǎng)掃描的情況，從相應(yīng)的地址單元讀出在 RAM 中存儲(chǔ)的數(shù)據(jù)。水平有效顯示區(qū)寬度與垂直有效顯示區(qū)寬度邏輯與的區(qū)域?yàn)榭梢晠^(qū)域，其他區(qū)域?yàn)橄[區(qū)。 表 行掃描的時(shí)序（單位：像素） Lline scan timing (unit: pixels) Ta(行同步頭 ) Tb Tc Td(行圖像 ) Tf Tg(行周期 ) 96 40 8 640 8 800 場(chǎng)掃描從屏幕最上端一行開始，從上到下進(jìn)行。 RGB 數(shù)據(jù)的格式如表 所示。 基于 VGA顯示的邏輯分析儀 22 表 示例波形數(shù)據(jù) Sample waveform data 地址 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 ? 波形數(shù)據(jù) D0 0 1 1 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 ? ｜ ｜ | | | | | | | | | | | | | | | | | ? D9 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 ? 0 1 1 1 0 1 0 10 1 01 0 10 1 0 1 圖 CH0 通