【正文】 表 RGB 數(shù)據(jù)格式 RGB data format D7 D6 D5 D4 D3 D2 D1 D1 R2 R1 R0 G2 G1 G0 B1 B0 幾種常見顏色對應(yīng)數(shù)據(jù)格式及編碼如表 所示 。 VGA 逐行掃描的工作原理 VGA 采用逐行掃描的工作方式。雙口 RAM 最大的特點是存儲數(shù)據(jù)共享。此時，就必須建立控制信號的輸入通道。 電源由 5V電源經(jīng)過 芯片 穩(wěn)壓得到， FPGA 的內(nèi)核電壓需要的 ，則由 電源經(jīng) LP2996 穩(wěn)壓而得。 （動態(tài)掃描） D A 轉(zhuǎn)換 端口 保護 VGA 接口電路 Quartus II 軟件的工程文件由所有的設(shè)計文件、軟件源文件以及完成其所需的相關(guān)文件組成。 EP2C35F672 的特性如表 。組成框圖如圖 所示。重點介紹了 FPGA 最小系統(tǒng)、 VGA 接口電路。 基于 VGA 顯示的邏輯分析儀的優(yōu)勢 小型實驗室或者教育機構(gòu)，在進行研發(fā)或者教學(xué)的過程中，對邏輯分析儀有很強的需求，但是成品臺式邏輯分析儀價格高昂，基于計算機的虛擬邏輯分析儀操作又比較復(fù)雜，使邏輯分析儀的應(yīng)用受到很大限制。但在 VGA下它只是簡單的 64種顏色一組的表格，每一種都可以單獨改變 —— 例如 EGA顏色的首兩個 bit代表紅色的數(shù)量，在 VGA中就不一定如此了。設(shè)計一款性能適中，價格便宜，操作方便的邏輯分析儀，成為目前一個實用的研究方向。 Then, the corresponding VHDL language design module, the paper analyzes the working principle of progressive scan VGA and, ultimately, the display of data。分別實現(xiàn)信號的輸入整形、采集處理、工作狀態(tài)顯示和顯示數(shù)據(jù) DA 轉(zhuǎn)換。獨立式邏輯分析儀功能豐富，使用簡便，但價格卻比較昂貴。邏輯控制，數(shù)據(jù)處理部分 ，則由 FPGA 來完成。 目前大多數(shù)計算機與外部顯示設(shè)備之間都是通過模擬 VGA 接口連接，計算機內(nèi)部以數(shù)字方式生成的顯示圖像信息，被顯卡中的數(shù)字 /模擬轉(zhuǎn)換器 轉(zhuǎn)變?yōu)?R、 G、Ｂ三原色信號和行、場同步信號，信號通過電纜傳輸?shù)斤@示設(shè)備中。本文還詳細討論了用 VHDL 設(shè)計 VGA掃描時序的方法，使圖像能夠在屏幕上任意位置顯示，并使之在 PS/2 接口的鍵盤的按鍵控制下移動。主 要包括數(shù)據(jù)采樣存儲、數(shù)據(jù)顯示處理和接口三大單元。 D/A 轉(zhuǎn)換器 VGA 顯示控制器（ FPGA） VGA 接口 R G B HS VS CLK CON VGA 顯示器 外圍控制電路 九江學(xué)院學(xué)士學(xué)位論文 7 圖 基于 VGA 顯示的邏輯分析儀的組成結(jié)構(gòu)框圖 Fig. VGA display based on the logic analyzer block diagram 按功能也可以劃分為三個部分，信號采樣部分、波形顯示部分和鍵盤控制部分。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL系統(tǒng)設(shè)計的基本點。 配置電路 FPGA 的運行，分為調(diào)試模式和自運行模式。 設(shè)計中若需要更高頻率，則經(jīng)過內(nèi)部的 PLL 輸出。 VGA 顯示接口電路的結(jié)構(gòu)如圖 所示，整體分為信號緩沖、電阻分壓、端口保護等部分。 圖 狀態(tài)顯示電路 Status Display Circuit K E Y 0K E Y 1K E Y 2K E Y 3K E Y 4K E Y 5K E Y 6K E Y 7V C CK E Y 0K E Y 1K E Y 2K E Y 3K E Y 4K E Y 5K E Y 6K E Y 7R p 2 2 20R p 1 10 KR p 4 2 2 0Q38 5 5 0Q48 5 5 0Q58 5 5 0Q68 5 5 0Q78 5 5 0Q88 5 5 0Q28 5 5 0Q18 5 5 0R p 3 1 0 KV C CD I G [ 7 . . 0 ]S E G [ 7 . . 0 ]b0b1b2b3b4b5b6b7b0b1b2b3b4b5b6b7c0c1c2c3c4c5c6c78a7b6c5d8e7f6g5hh3g5f10e1d2c4b7a116 8 912c0 c1 c2 c3L E D 1h3g5f10e1d2c4b7a116 8 912c0 c1 c2 c3L E D 2c0 c1 c2 c3 c4 c5 c6 c7a ab bc cd de ef fggh h九江學(xué)院學(xué)士學(xué)位論文 17 4 系統(tǒng)軟件設(shè)計 本設(shè)計采用自上而下的設(shè)計思路， 可以將基于 VGA 顯示的邏輯分析儀的模塊細分為：采樣觸發(fā)控制模塊 (sample)、采樣頻率控制模塊 (div_freq) 、雙口 RAM 存儲模塊(dpram)、波形顯示控制模塊 (disp_controller)、 VGA 顯示驅(qū)動模塊 (vga)、鍵盤顯示控制模塊 (key_board) 六個模塊。對應(yīng)含 10 位的輸入輸出數(shù)據(jù)通道；寫地址和寫時鐘及控制信號；讀地址和讀時鐘及控制信號。場掃描的過程，包括場消隱、場圖像輸出兩個過程，每完成一次從上到下的場掃描過程，則完成一幀圖像的輸出，場掃描時序如圖 所示。 基于 VGA顯示的邏輯分析儀 22 表 示例波形數(shù)據(jù) Sample waveform data 地址 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 ? 波形數(shù)據(jù) D0 0 1 1 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 ? ｜ ｜ | | | | | | | | | | | | | | | | | ? D9 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 ? 0 1 1 1 0 1 0 10 1 01 0 10 1 0 1 圖 CH0 通道波形 Fig. CH0 channel waveform 行掃描計數(shù)器和雙口 RAM 的地址是同步的，也即每掃描一個像素點，雙口 RAM 地址也加一。 表 行掃描的時序（單位：像素） Lline scan timing (unit: pixels) Ta(行同步頭 ) Tb Tc Td(行圖像 ) Tf Tg(行周期 ) 96 40 8 640 8 800 場掃描從屏幕最上端一行開始，從上到下進行。顯示采樣數(shù)據(jù)的時候，則根據(jù)行場掃描的情況，從相應(yīng)的地址單元讀出在 RAM 中存儲的數(shù)據(jù)。采用兩個共陽數(shù)碼管 3461BS，位驅(qū)動部分則采用PNP 型晶體管 8550。 圖 VGA 接口引腳圖 VGA connector pin diagram 引腳分為三組：一是 RGB 三色模擬信號輸入 線，輸入信號為 0～ ；二是 RGB三色地線，使用過程中，需要做接地處理；三是時序信號線，分別是行同步線 ( Horizon Synchronizing， HS)，場同步線 (Vertical Synchronizing， VS) ，這兩條線控制了 VGA 的顯示時序；其他為輔助信號線，具體如表 所示 基于 VGA顯示的邏輯分析儀 14 表 VGA 接口引腳分配表 VGA connector pin allocation table 引腳 名稱 注釋 引腳 名稱 注釋 1 RED 紅基色（ 75Ω， ） 9 KEY 保留 2 GREEN 綠基色（ 75Ω， ） 10 SGND 同步信號地 3 BLUE 藍基色（ 75Ω， ） 11 ID0 顯示器標識位 0 4 ID2 顯示器標識位 2 12 ID1 顯示器標識位 1 5 GND 地 13 HSYNC 行同步 6 RGND 紅色地 14 VSYNC 場同步 7 GGND 綠色地 15 ID3 顯示器標識位 3 8 BGND 藍色地 VGA 接口電路設(shè)計 （ 1） VGA 接口電路的結(jié)構(gòu) VGA 接口電路作用是 將二進制 RGB 數(shù)據(jù)幀，轉(zhuǎn)換為對應(yīng)的模擬電壓信號，一般VGA 接口電路設(shè)計時，多采用專用的 VGA 接口 DA 轉(zhuǎn)換芯片，如 SDA7123。因此在設(shè)計中，選擇外部輸入時鐘頻率為50MHz，采用有源晶振。 本設(shè)計采用的 FPGA 為 Cyclone II系列的 EP2C35F672，作為主處理單元。 VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和 算法完成部分。以 FPGA為載體，得出 基于 VGA顯示的 邏輯分析儀的組成部分，主要包括邏輯處理部分 、 存儲部分、波形顯示部分、 VGA 顯示驅(qū)動部分及鍵盤 顯示控制部分 五個 組成部分?？偨Y(jié)了設(shè)計過程的心得與體會，提出了一些設(shè)計擴展想法和思路。本文設(shè)計了一種采用電阻分壓的方式進行色彩信號的 DA 轉(zhuǎn)換，整體分為信號緩沖、電阻分壓、端口保護等部分。 VGA 接口就是顯卡上輸出模擬信號的接口。結(jié)合成品邏輯分析儀的特點及日常系統(tǒng)設(shè)計開發(fā)的需求，本文提出了如下設(shè)計方案。 按結(jié)構(gòu)劃分，邏輯分析儀大致上可分為獨立式（或單機型）邏輯 分析儀和需結(jié)合計算機的 PCbased 卡式虛擬邏輯分析儀。 VGA 顯示輸出具有兼容性強，顯示內(nèi)容豐富， 不需要依靠計算機 的優(yōu)勢。 Logic Analyzer。對于由嵌入式微處理器構(gòu)成的圖像處理系統(tǒng)來說，采用 VGA顯示輸出具有兼容性強，顯示內(nèi)容豐富的優(yōu)勢，而且 VGA 顯示接口具有結(jié)構(gòu)簡單，性能可靠，兼容性強，時序容易由微處理器實現(xiàn)的特點。在這其中的任何 256種顏色可以被選為色版顏色（而這 256種的任何 16種可以用來顯示 CGA 模式的色彩）。但在數(shù)據(jù)顯示方面，大多數(shù)設(shè)計采用的是虛擬邏輯分 析儀的設(shè)計方案，數(shù)據(jù)需上傳到計算機后，由計算機進行處理，這使得該方案設(shè)計的邏輯分析儀，操作復(fù)雜，資源占用巨大。介紹了系統(tǒng)的軟件結(jié)構(gòu)框圖，各個模塊的設(shè)計及開發(fā)流程。而 FPGA 內(nèi)置配置芯片為 EPCS16 ， 16 Mb 的存儲 單元 足以滿足我們所需要的 1Mb，所以 FPGA 不需要外接 RAM 來存儲這些數(shù)據(jù)。 邏輯處理 部分 鍵盤顯示控制 存儲模塊 波形顯示 VGA 顯示驅(qū)動 信號輸入 基于 VGA顯示的邏輯分析儀 8 表 EP2C35F672 器件特性 Tab. EP2C35F672 device characteristics 特性 EP2C35F672 邏輯單元（ LE） 33216 RAM總量（ bit） 483840 M4K RAM塊（ 4Kbit+奇偶校驗） 105 PLLs（個） 4 時鐘輸入管腳（個） 8 全局時鐘網(wǎng)格（個） 16 最大用戶 I/O數(shù)（個） 475 配置二進制文件（ .rbf）大?。?bit） 6858656 可選串行主動配置器件 EPCS16 由于 FPGA 內(nèi)部沒有振蕩電路，使用有源晶振是比較理想的選擇。 Altera Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境 , 由于其強大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。 + 信號 輸入 237。 圖 系統(tǒng)電源電路 System power supply circuit C O N1GND2V C C4C l k O u t3U25 0 MS1C O N F _ R S TS2n R S T _ I NL1I N