【正文】 對本論文（設計）的研究做出重要貢獻的個人和集體，均已在文中作了明確說明并表示謝意。 22 end。 toneindex:out std_logic_vector(3 downto 0))。 G=led(0)。 A:OUT std_logic。 begin if(clk39。 CLK12MHz,CLK8Hz: OUT std_logic)。 then count2:=not count2。 begin if preclk39。 spks:out std_logic)。1770 When others = null。1576 When 1100=tone=11001010110。1372 When 1000=tone=10110000010。1036 When 0100=tone=10000110101。 architecture one of ToneTaba is begin Search: process(Index) 11 begin case Index is When 0000=tone=11111111111。 end process。 use ?！恫刹栉枨分凶疃痰囊舴麨樗姆忠舴绻舴某掷m(xù)時間為1s,則四分音符的持續(xù)時間為 ，二分音符持續(xù)的時間為 等等，只需再提供一個 4Hz 的時鐘頻率。由于直接從數(shù)控分頻器中出來的輸出信號是脈寬極窄的脈沖式信號。例如八個不同的音符是由八個不同的頻率來控制發(fā)出的，而采用方案一就需要運用不同的分頻器來對信號進行不同程度的分頻。但是我們必須看到用超高速硬件描述語言 VHDL 的優(yōu)勢，它不僅具有良好的電路行為描述和系統(tǒng)描述的能力而且通俗易懂。 3. EG7 模塊： SEG7 模塊是一個七段譯碼器，作用是在硬件上顯示音頻的高 低， 用 0到 7分別對應空節(jié)拍 do、 ri、 mi、 fa、 suo、 la、 xi，高音時 ， LED 燈亮，數(shù)碼管顯示對應數(shù)字。 （ JTAG） ,主要用于 FPGA 芯片的數(shù)據(jù)下載。 architecture one of notetabs is ponent music port(address:in std_logic_vector(7 downto 0)。 音符的持續(xù)時間需要根據(jù)樂曲的速度及每個音符的節(jié)拍數(shù)來確定， Toaba的功能首先是為 Speakera 提供決定所發(fā)音符的分頻預置數(shù)，而此數(shù)在 Speakera 輸入口停留的時間為此音符的節(jié)拍值。code=0001。code=0101。code=0010。code=0110。） ToneTaba 模塊波形仿真圖如圖 10： 圖 10 Toaba 的波形仿真圖 3. Speakera（ 數(shù)控分頻器） 模塊： 原理： 數(shù)控分頻器的功能是當在輸入端給定不同的輸入數(shù)時 ,將對 輸入的時鐘信號有不同的分頻比，數(shù)控分頻器是用計數(shù)值可并行 預置的加法計數(shù)器來完成的。039。139。 else spks=39。event and clk=39。 else t:=t+1。 F:OUT std_logic。 SEG7 模塊 波形仿真如圖 17： 圖 17 Seg7 的波形仿真圖 (00001000) （ 注：當 nums 輸入 00001000 時， AH輸出 08的相應值） 20 圖 17 Seg7 的波形仿真圖 10011111) (nums 輸入 10011111 時， AH輸出 9— 16 的相應值） 五． 總體設計電路圖 18： 圖 18 頂層設計的電路原理圖 原理： Notetabs 中按 Rom 表格中已填好的樂曲輸出一譜子，轉化為相應的二進制數(shù)輸出，再將輸出的二進制數(shù)輸入 Toaba 中，轉化為相應的預置數(shù)輸入數(shù)控分頻器 Speakera 中進行分頻并輸出，輸出接揚聲器用于發(fā)音。 tone:out std_logic_vector(10 downto 0))。實踐證明 :采用 FPGA 設計實現(xiàn)音 樂演奏電路的可行性和可靠性，而且更改樂曲容易，可根據(jù)需要修改 ROM 中的音符數(shù)據(jù)文件，從而使電路實現(xiàn)任一曲子的播放。 作者簽名： 指導教師簽名： 日期： 日期： 26 注 意 事 項 （論文）的內容包括： 1）封面（按教務處制定的標準封面格式制作） 2）原創(chuàng)性聲明 3）中文摘要（ 300 字左右）、關鍵詞 4）外文摘要、關鍵詞 5）目次頁（附件不統(tǒng)一編入） 6）論文主體部分：引言（或緒論）、正文、結論 7）參考文獻 8）致謝 9）附錄（對論文支持必要時） ：理工類設計（論文）正文字數(shù)不少于 1 萬字（不包括圖紙、程序清單等），文科類論文正文字數(shù)不少于 萬字。把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正提高自己的實際動手能力和獨立思考的能力。 signal tone:std_logic_vector(10 downto 0)。 num:out std_logic_vector(3 downto 0)。 B=led(5)。 Div 模塊 波形仿真圖如圖 14： 圖 14 Div 的波形仿真圖 （注：由 50MHz 的時鐘信號分頻得到 CLK12MHz， CLK12MHz） 3）、 SEG7 模塊： 原理： SEG7 模塊是一個七段譯碼器，作用是在硬件上顯示音頻的高低， 用 0 到 7分別對應空節(jié)拍 do、 ri、 mi、 fa、 suo、 la、 xi，高音時， LED 燈 亮，數(shù)碼管顯示對應數(shù)字。 end if。 Speakera（ 數(shù)控分頻器） 模塊仿 真波形如圖 12： 圖 12 Speakera 的波形仿真圖 2） 、 Div 模塊： 原理： 由于我們所使用的硬件設備不能滿足我們所需要的兩個 CLK 輸出 的 頻率，所以我們使用一個分頻器來實現(xiàn)把一個 50MHz 的晶體振蕩頻率分 成一個 12MHz，一個 8Hz 兩個分頻率，再把兩個頻率分別給所需的兩個 模塊。 end process。139。 library ieee。139。139。039。039。 entity ToneTaba is port( Index