【正文】 altera 公司生產(chǎn)的 Cyclone 系列芯片，如 EP1C12Q240C8 芯片。 Notetabs 模塊類(lèi)似于彈琴人的手指， Toaba 類(lèi)似于琴鍵， Speakera 類(lèi)似于琴弦或音調(diào)發(fā)生器。 toneindex:out std_logic_vector(3 downto 0))。 elsif(clk139。 NoteTabs 模塊波形仿真圖如圖 5： （注：每來(lái)一個(gè)時(shí)鐘 clk，輸出一個(gè)相應(yīng)的數(shù)，每個(gè)音符的拍子不一樣所記次數(shù)也不一樣） 圖 5 Notetabs 的波形仿真圖 《采茶舞曲》簡(jiǎn)譜如圖 6 8 圖 6 《采茶舞曲》簡(jiǎn)譜 下表 7是 Rom 表格：（即為此程序中調(diào)用的 music 模塊）。 entity ToneTaba is port( Index : in std_logic_vector(3 downto 0)。039。039。039。039。139。139。139。139。 end。 library ieee。 begin divideclk:process(clk2) variable count4:std_logic_vector(3 downto 0)。139。 then if count11=167FF then count11:=tone。 end process。 then spks=39。 Speakera（ 數(shù)控分頻器） 模塊仿 真波形如圖 12： 圖 12 Speakera 的波形仿真圖 2） 、 Div 模塊： 原理： 由于我們所使用的硬件設(shè)備不能滿(mǎn)足我們所需要的兩個(gè) CLK 輸出 的 頻率，所以我們使用一個(gè)分頻器來(lái)實(shí)現(xiàn)把一個(gè) 50MHz 的晶體振蕩頻率分 成一個(gè) 12MHz，一個(gè) 8Hz 兩個(gè)分頻率，再把兩個(gè)頻率分別給所需的兩個(gè) 模塊。 variable tmp:std_logic。 end if。)then if t=3124999 then t:=0。 Div 模塊 波形仿真圖如圖 14： 圖 14 Div 的波形仿真圖 （注：由 50MHz 的時(shí)鐘信號(hào)分頻得到 CLK12MHz， CLK12MHz） 3）、 SEG7 模塊： 原理： SEG7 模塊是一個(gè)七段譯碼器，作用是在硬件上顯示音頻的高低， 用 0 到 7分別對(duì)應(yīng)空節(jié)拍 do、 ri、 mi、 fa、 suo、 la、 xi，高音時(shí)， LED 燈 亮，數(shù)碼管顯示對(duì)應(yīng)數(shù)字。 D:OUT std_logic。 B=led(5)。 led=1111110when num=0000else 0110000when num=0001else 1101101when num=0010else 1111001when num=0011else 0110011when num=0100else 1011011when num=0101else 1011111when num=0110else 1110000when num=0111else 1111111when num=1000else 1111011when num=1001else 1110111when num=1010else 0011111when num=1011else 1001110when num=1100else 0111101when num=1101else 1001111when num=1110else 1000111when num=1111。 num:out std_logic_vector(3 downto 0)。 code:out std_logic_vector(3 downto 0)。 signal tone:std_logic_vector(10 downto 0)。 Led 燈也會(huì)根據(jù)譜子的高低音亮滅，為低音時(shí)，燈滅，為高音時(shí)，燈亮。把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來(lái)，從理論中得出結(jié)論，才能真正提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。學(xué)校可以公布論文（設(shè)計(jì)）的全部或部分內(nèi)容。 作者簽名： 指導(dǎo)教師簽名： 日期： 日期： 26 注 意 事 項(xiàng) （論文）的內(nèi)容包括： 1）封面（按教務(wù)處制定的標(biāo)準(zhǔn)封面格式制作） 2）原創(chuàng)性聲明 3）中文摘要（ 300 字左右）、關(guān)鍵詞 4）外文摘要、關(guān)鍵詞 5）目次頁(yè)（附件不統(tǒng)一編入） 6）論文主體部分：引言（或緒論）、正文、結(jié)論 7）參考文獻(xiàn) 8）致謝 9）附錄（對(duì)論文支持必要時(shí)） ：理工類(lèi)設(shè)計(jì)（論文）正文字?jǐn)?shù)不少于 1 萬(wàn)字（不包括圖紙、程序清單等），文科類(lèi)論文正文字?jǐn)?shù)不少于 萬(wàn)字。 這次課程設(shè)計(jì)終于順利完成了，在設(shè)計(jì)中遇到的一些問(wèn)題，最后在老師和同學(xué)的幫助下，終于解決了，從中學(xué)習(xí)到了很多。實(shí)踐證明 :采用 FPGA 設(shè)計(jì)實(shí)現(xiàn)音 樂(lè)演奏電路的可行性和可靠性，而且更改樂(lè)曲容易，可根據(jù)需要修改 ROM 中的音符數(shù)據(jù)文件，從而使電路實(shí)現(xiàn)任一曲子的播放。 begin u1:notetabs port map(clk1=clk8HZ,toneindex=toneindex)。 tone:out std_logic_vector(10 downto 0))。 spkout:out std_logic)。 SEG7 模塊 波形仿真如圖 17： 圖 17 Seg7 的波形仿真圖 (00001000) （ 注：當(dāng) nums 輸入 00001000 時(shí)， AH輸出 08的相應(yīng)值） 20 圖 17 Seg7 的波形仿真圖 10011111) (nums 輸入 10011111 時(shí)， AH輸出 9— 16 的相應(yīng)值） 五． 總體設(shè)計(jì)電路圖 18： 圖 18 頂層設(shè)計(jì)的電路原理圖 原理： Notetabs 中按 Rom 表格中已填好的樂(lè)曲輸出一譜子，轉(zhuǎn)化為相應(yīng)的二進(jìn)制數(shù)輸出，再將輸出的二進(jìn)制數(shù)輸入 Toaba 中，轉(zhuǎn)化為相應(yīng)的預(yù)置數(shù)輸入數(shù)控分頻器 Speakera 中進(jìn)行分頻并輸出，輸出接揚(yáng)聲器用于發(fā)音。