【正文】 ................................... 14 2 載波傳輸系統(tǒng)原理 ....................................................................................... 16 載波傳輸系統(tǒng)的基本構(gòu)成 ............................................................................... 16 PSK 載波傳輸系統(tǒng)調(diào)制原理 ........................................................................... 16 數(shù)字調(diào)制 ...................................................................................................................... 16 二進(jìn)制相移鍵控（ PSK）的調(diào)制 ............................................................................... 18 差分相移鍵控 DPSK 調(diào)制 ............................................................................... 20 差分相移鍵控 .............................................................................................................. 20 DPSK 調(diào)制原理 ............................................................................................................ 21 絕對(duì)碼 —相對(duì)碼 (差分編碼 ) ............................................................................ 21 DPSK 載波傳輸系統(tǒng)解調(diào)原理 ......................................................................... 22 相干解調(diào)法 .................................................................................................................. 22 相位比較法 .................................................................................................................. 24 3 DPSK 載波傳輸系統(tǒng)的建模 ......................................................................... 26 DPSK 的總體設(shè)計(jì)思想 ..................................................................................... 26 CPSK 調(diào)制電路的 VHDL 建模 ........................................................................ 28 CPSK 解調(diào)電路的 VHDL 建模 ........................................................................ 28 絕對(duì)碼轉(zhuǎn)化成相對(duì)碼的 VHDL 建模 .............................................................. 29 相對(duì)碼轉(zhuǎn)化成絕對(duì)碼電路的 VHDL 建模 ...................................................... 30 4 DPSK 載波傳輸系統(tǒng)的 設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) ............................................... 31 調(diào)制電路的設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) .......................................................... 31 調(diào)制的 VHDL 設(shè)計(jì) ............................................................................................ 31 調(diào)制的 VHDL 程序 ............................................................................................ 32 沈陽大學(xué)畢業(yè)設(shè)計(jì)（論文） 解調(diào)電路的設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) .......................................................... 33 解調(diào)的 VHDL 設(shè)計(jì) ............................................................................................ 33 解調(diào)的 VHDL 程序 ............................................................................................ 34 絕對(duì)碼 —相對(duì)碼轉(zhuǎn)化電路的設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) ........................................ 35 絕對(duì)碼 —相對(duì)碼轉(zhuǎn)換的 VHDL 設(shè)計(jì) .......................................................................... 35 絕對(duì)碼 —相對(duì)碼轉(zhuǎn)換的 VHDL 程序 ......................................................................... 36 相對(duì)碼 —絕對(duì)碼轉(zhuǎn)化電路的設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) ........................................ 36 相對(duì)碼 —絕對(duì)碼轉(zhuǎn)換的 VHDL 的設(shè)計(jì) ...................................................................... 36 相對(duì)碼 —絕對(duì)碼轉(zhuǎn)換的 VHDL 程序 ......................................................................... 37 4 .5DPSK 載波傳輸系統(tǒng)的總體 GDF 模塊圖 ........................................................ 38 5 DPSK 載波傳輸系 統(tǒng)的仿真結(jié)果分析 .......................................................... 39 調(diào)制 VHDL 程序仿真分析 .................................................................... 39 CPSK 解調(diào) VHDL 程序仿真分析 .................................................................... 40 絕對(duì)碼 —相對(duì)碼轉(zhuǎn)換的 VHDL 程序仿真分析 .............................................. 40 相對(duì)碼 —絕對(duì)碼轉(zhuǎn)換的 VHDL 程序仿真分析 .............................................. 41 DPSK 調(diào)制解調(diào)器的總體仿真波形 ................................................................. 41 結(jié) 論 ........................................................................................................... 43 致 謝 ........................................................................................................... 44 參考文獻(xiàn) ......................................................................................................... 45 沈陽大學(xué)畢業(yè)設(shè)計(jì)（論文） No. 1 摘 要 調(diào)制解調(diào)技術(shù)是通信系統(tǒng)的靈魂 ,其性能直接影響到整個(gè)系統(tǒng)的通信質(zhì)量。 本設(shè)計(jì)以 MAX+plusII 為設(shè)計(jì)平臺(tái)， 從 FPGA 芯片的結(jié)構(gòu)出發(fā)編寫了VHDL 程序，并對(duì)程序進(jìn)行了仿真運(yùn)行，結(jié)果表明設(shè)計(jì)是符合要求的，本次設(shè)計(jì)基本達(dá)到了預(yù)期的目標(biāo)。 沈陽大學(xué)畢業(yè)設(shè)計(jì)（論文） No. 3 引 言 現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。為使數(shù)字信號(hào)能在帶通信道中傳輸，必須用數(shù)字信號(hào)對(duì)載波進(jìn)行調(diào)制，其調(diào)制方式與模擬信號(hào)調(diào)制相類似。由于絕對(duì)移相方式存在相位模糊問題，所以在實(shí)際中主要采用相對(duì)移相方式。 本設(shè)計(jì)主要實(shí)現(xiàn)基于 FPGA 的 DPSK 載波傳輸?shù)臄?shù)字通信系統(tǒng)。由于 DPSK 的諸多優(yōu)點(diǎn)， DPSK 技術(shù)被大量使用， 一般來說，因?yàn)樾盘?hào)波形間的相關(guān)性導(dǎo)致了 DPSK中錯(cuò)誤的傳播 (相鄰碼元之間 )，所以 DPSK 信號(hào)的效 率要低于 PSK。用 VHDL 編程實(shí)現(xiàn)傳統(tǒng)的電路功能已經(jīng)成為廣大電子硬件工程師的首選。任何一種 EDA 工具，都需要一種硬件描述語言來作為其工作語言。其基本結(jié)構(gòu)如圖 1 所示。 VHDL 語言的特點(diǎn) 當(dāng)電路系統(tǒng)采用 VHDL 語言設(shè)計(jì)硬件時(shí)，具有如下的特點(diǎn) [10]： （ 1）采用自上而下的設(shè)計(jì)方法 沈陽大學(xué)畢業(yè)設(shè)計(jì)（論文） No. 9 即從系統(tǒng)總體要求出發(fā)，自上而下的逐步將設(shè)計(jì)的內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。 一個(gè) VHDL 程序有三部分構(gòu)成：第一部分，列出設(shè)計(jì)此程序要用的的庫文件和程序包。并且在使用子系統(tǒng)時(shí)，可以把它只作為一個(gè)抽象結(jié)構(gòu)看待而不必考慮它的細(xì)節(jié)。 需要指出，在實(shí)際工程中，無論哪個(gè)領(lǐng)域，各級(jí)之間的邊 界都是難以 界定的，因?yàn)樗鼈兘?jīng)常是重疊的。然后，把滿足要求的頂 沈陽大學(xué)畢業(yè)設(shè)計(jì)（論文） No. 12 層行為模型劃分為若干子結(jié)構(gòu)，即子系統(tǒng)，并重復(fù)上述建模和模擬驗(yàn)證的過程直至設(shè)計(jì)的最底層。 最后，還需要對(duì)設(shè)計(jì)出的 ASIC 芯片或 FPGA 芯片的實(shí)際功能進(jìn)行系統(tǒng)驗(yàn)證。 Max+plusⅡ 界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的 EDA 軟件。 MAX+ plusⅡ 的 Compiler還提供了強(qiáng)大的邏輯綜合與優(yōu)化功能，使用戶比較容易地將起設(shè)計(jì)集成到器件中。設(shè)計(jì)者可以從各種設(shè)計(jì)輸入、處理和校驗(yàn)選項(xiàng)中進(jìn)行選擇從而使設(shè)計(jì)環(huán)境用戶化，必要時(shí)，還可以根據(jù)需要添加新功能。然后根據(jù)設(shè)定的參數(shù)和策略對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行網(wǎng)表提取、邏輯綜合和器件適配，并產(chǎn)生報(bào)告文件、延時(shí)信息文件及編程文件，供分析仿真和編程使用。 PSK 載波傳輸系統(tǒng)調(diào)制原理 數(shù)字調(diào)制 數(shù)字調(diào)制的概念：用二進(jìn)制（多進(jìn)制）數(shù)字信號(hào)作為調(diào)制信號(hào)，去控制載波某些參量的變化，這種把基帶數(shù)字信號(hào)變換成頻帶數(shù)字信號(hào)的過程稱為數(shù)字調(diào)制，反之，稱為數(shù)字解調(diào) [13]。 傳輸總碼元數(shù) 錯(cuò)誤碼元數(shù)?eP (24) (2)誤信率 bP :又稱誤比特率，是指錯(cuò)誤接收的信息量在傳送信息總量中所占的比例，或者說，它是碼元的信息量在傳輸系統(tǒng)中被丟失的概率。 DPSK 作為 一種在通訊領(lǐng)域廣泛采用的調(diào)制技術(shù)。所謂相位變化，又有向量差和相位差兩種定義方法。極性比較電路符合絕對(duì)移相定義（因絕對(duì)移相信號(hào)的相位是相對(duì)于載波而言的），經(jīng)低通和判決電路后，還原的是相對(duì)碼。其基本原理是將接收到的前后碼元所對(duì)應(yīng)以前以碼元的載波相位作為后一碼元的參考相位。 沈陽大學(xué)畢業(yè)設(shè)計(jì)（論文） No. 26 3 DPSK 載波傳輸系統(tǒng)的 建模 D