【正文】 AX+PLUSII 簡介 ........................................................................................... 13 +PLUSII 的特點(diǎn) ................................................................................................... 13 Max+plusⅡ 設(shè)計(jì)流程 ................................................................................................... 14 2 載波傳輸系統(tǒng)原理 ....................................................................................... 16 載波傳輸系統(tǒng)的基本構(gòu)成 ............................................................................... 16 PSK 載波傳輸系統(tǒng)調(diào)制原理 ........................................................................... 16 數(shù)字調(diào)制 ...................................................................................................................... 16 二進(jìn)制相移鍵控（ PSK）的調(diào)制 ............................................................................... 18 差分相移鍵控 DPSK 調(diào)制 ............................................................................... 20 差分相移鍵控 .............................................................................................................. 20 DPSK 調(diào)制原理 ............................................................................................................ 21 絕對碼 —相對碼 (差分編碼 ) ............................................................................ 21 DPSK 載波傳輸系統(tǒng)解調(diào)原理 ......................................................................... 22 相干解調(diào)法 .................................................................................................................. 22 相位比較法 .................................................................................................................. 24 3 DPSK 載波傳輸系統(tǒng)的建模 ......................................................................... 26 DPSK 的總體設(shè)計(jì)思想 ..................................................................................... 26 CPSK 調(diào)制電路的 VHDL 建模 ........................................................................ 28 CPSK 解調(diào)電路的 VHDL 建模 ........................................................................ 28 絕對碼轉(zhuǎn)化成相對碼的 VHDL 建模 .............................................................. 29 相對碼轉(zhuǎn)化成絕對碼電路的 VHDL 建模 ...................................................... 30 4 DPSK 載波傳輸系統(tǒng)的 設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) ............................................... 31 調(diào)制電路的設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) .......................................................... 31 調(diào)制的 VHDL 設(shè)計(jì) ............................................................................................ 31 調(diào)制的 VHDL 程序 ............................................................................................ 32 沈陽大學(xué)畢業(yè)設(shè)計(jì)（論文） 解調(diào)電路的設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) .......................................................... 33 解調(diào)的 VHDL 設(shè)計(jì) ............................................................................................ 33 解調(diào)的 VHDL 程序 ............................................................................................ 34 絕對碼 —相對碼轉(zhuǎn)化電路的設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) ........................................ 35 絕對碼 —相對碼轉(zhuǎn)換的 VHDL 設(shè)計(jì) .......................................................................... 35 絕對碼 —相對碼轉(zhuǎn)換的 VHDL 程序 ......................................................................... 36 相對碼 —絕對碼轉(zhuǎn)化電路的設(shè)計(jì)實(shí)現(xiàn)及程序設(shè)計(jì) ........................................ 36 相對碼 —絕對碼轉(zhuǎn)換的 VHDL 的設(shè)計(jì) ...................................................................... 36 相對碼 —絕對碼轉(zhuǎn)換的 VHDL 程序 ......................................................................... 37 4 .5DPSK 載波傳輸系統(tǒng)的總體 GDF 模塊圖 ........................................................ 38 5 DPSK 載波傳輸系 統(tǒng)的仿真結(jié)果分析 .......................................................... 39 調(diào)制 VHDL 程序仿真分析 .................................................................... 39 CPSK 解調(diào) VHDL 程序仿真分析 .................................................................... 40 絕對碼 —相對碼轉(zhuǎn)換的 VHDL 程序仿真分析 .............................................. 40 相對碼 —絕對碼轉(zhuǎn)換的 VHDL 程序仿真分析 .............................................. 41 DPSK 調(diào)制解調(diào)器的總體仿真波形 ................................................................. 41 結(jié) 論 ........................................................................................................... 43 致 謝 ........................................................................................................... 44 參考文獻(xiàn) ......................................................................................................... 45 沈陽大學(xué)畢業(yè)設(shè)計(jì)（論文） No. 1 摘 要 調(diào)制解調(diào)技術(shù)是通信系統(tǒng)的靈魂 ,其性能直接影響到整個(gè)系統(tǒng)的通信質(zhì)量。 demodulation。 PSK 分為絕對相移和相對相移。 DPSK 作為一種在通訊領(lǐng)域廣泛采用的調(diào)制技術(shù)。這些語言運(yùn)行在不同的硬件平臺和操作環(huán)境中，它們適合于描述過程和算法，不適合做硬件描述。 綜合以上的分析說明，從可讀性以及我們對語言的理解程度，選擇 VHDL語言編程利于 各種水平學(xué)者 進(jìn)行設(shè)計(jì)，其實(shí)就兩種語言本身而言區(qū)別并不是很大，有很多的描述語句都是一樣的，目前很多的工程技術(shù)人員在設(shè)計(jì)時(shí)兩種語言都有使用，我們在仿真時(shí)可以用兩種語言分別嘗試一下，這樣就能更好的理解他們之間的細(xì)微差別。著中國方法的優(yōu)點(diǎn)是每一 個(gè)元件或稱子系統(tǒng)都能夠被獨(dú)立地設(shè)計(jì)。根據(jù)自頂向下的設(shè)計(jì)原則，首先需要對系統(tǒng)進(jìn)行行為描述，即建立頂層的行為模型，并模擬驗(yàn)證描述的系統(tǒng)性能是否滿足要求。 MAX+PLUSII 簡介 Max+plusⅡ 是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。 （ 6）模塊化工具。 信宿：對接收到的信號進(jìn)行解調(diào)，提取出有用的信號。它不需要在接收機(jī)端有相干參考信號，而且非相干接收機(jī)容易實(shí)現(xiàn)，價(jià)格便宜，因此在無線通信系統(tǒng)中廣泛使用。 表 2 2PSK、 2DPSK 信號的碼元相位關(guān)系 數(shù)字碼元 1 0 1 1 0 0 1 0 1 已調(diào)載波每個(gè)碼元相位 2psk ? 0 π 0 0 π π 0 π 0 2dpsk ? 0 π π 0 π π π 0 π 0 ? π 0 0 π 0 0 0 π 0 π ?? π 0 π π 0 0 π 0 π 相對碼 （ 1） 1 0 0 1 0 0 0 1 1 0 （ 2） 0 1 1 0 1 1 1 0 0 1 圖 10 對碼相對碼相位比較 DPSK 載波傳輸系統(tǒng)解調(diào)原理 相干解調(diào) 法 （ 1）輸入 DPSK 信號經(jīng)過帶通濾波器后，加到乘法器，乘法器將輸入信號與載波極性進(jìn)行比較。然而，相位比較法電路是將本碼元信號與前一碼元信號相位比較，它適合與按相位差定義的 DPSK 信號的解調(diào)，對碼 元寬度為非整數(shù)倍的載頻周期的按向量差定義的DPSK 信號，該電路不起作用。按此規(guī)定， 2CPSK 信號的數(shù)學(xué)表示式 (31)為 ??? ???? ”碼為“ ”碼為“ 0)2c o s ( 1)2c o s (002 ??? ?? tfA tfAuccc p s k (31) 式中 θ0 為載波的初相位。 CPSK 解調(diào)電路和 節(jié)一樣，相對碼 /絕對碼變換過程都是以計(jì)數(shù)器輸出信號為時(shí)鐘的控制下完成的，下面就只設(shè)計(jì)相對碼到絕對碼的轉(zhuǎn)換程序即可。 architecture behav of PL_CPSK is signal q:std_logic_vector(1 downto 0)。139。139。 entity PL_CPSK2 is port(clk :in std_logic。 elsif q=0 then q=q+1。