教學課件ppt作者王茜黃仁許光辰第4章可編程邏輯器件(完整版)
【正文】 程器件設計過程第二步是設計者對可編程器件功能進行描述。 Xilinx公司的 XC4000器件 CLB結構示意圖 XC4000 RAM配置結構示意圖 ? XC4000的邏輯函數(shù)發(fā)生器具有如下幾種配置方式： ? （ 1）具有雙數(shù)據(jù)輸入和雙數(shù)據(jù)輸出的兩個16 ? 1獨立 RAM結構； ? （ 2）具有單數(shù)據(jù)輸入和單數(shù)據(jù)輸出的一個32 ? 1 RAM結構； ? （ 3）具有單數(shù)據(jù)輸入的一個 16 ? 1 RAM結構和一個 5輸入組合邏輯函數(shù)發(fā)生器 ? 2． XC4000系列可編程輸入 /輸出模塊（ IOB）對以前系列產(chǎn)品也做了一些技術改進。在雙長線連接方式中，各連線要經(jīng)過兩個 CLB后，再導入到縱橫交叉開關上，這樣可以實現(xiàn)需要中等傳輸距離信號的有效連接。 ? 3． XC4000系列可編程內(nèi)部連線也在以前產(chǎn)品基礎上做了一些調整和修改。同時因設計者可以直接對 CLB、 I/OB和 PI進行編程，所以保證了 FPGA具有極大邏輯可容空間能力來實現(xiàn)各類邏輯函數(shù)。 ? 設計實現(xiàn)（ Design Implementation）是完成可編程器件設計的核心環(huán)節(jié) ? 設計實現(xiàn)實際上是由下面 6個過程構成 ? （ 1）優(yōu)化（ Optimization）過程 ? （ 2）合并（ Merging）過程 ? （ 3）分割（ Partitioning）過程 ? （ 4）布局（ Placement）過程 ? （ 5）布線（ Routing）過程 ? （ 6）數(shù)據(jù)文件生成（ JEDEC或 Bit Stream Generation）過程 ? 可編程器件設計第三步是下載和配置，它是將通過開發(fā)工具編譯器形成的數(shù)據(jù)文本放置到某個具體可編程器件中，從而生成設計者所需要達到邏輯功能的可編程器件 兩種常用的 HDPLD可編程邏
教學課件相關推薦
鄂ICP備17016276號-1