播放-常州機(jī)電職業(yè)技術(shù)學(xué)院信息中心(完整版)
【正文】 方式，到存儲器中讀取操作數(shù)送到運(yùn)算器中運(yùn)算，并將運(yùn)算結(jié)果送到指定的目標(biāo)空間。 計(jì)算機(jī)硬件技術(shù)基礎(chǔ) 李桂秋 宋維堂 編 高等教育出版社 編譯程序：將源程序全部轉(zhuǎn)化成機(jī)器語言程序后，再執(zhí)行機(jī)器語言程序。 計(jì)算機(jī)硬件技術(shù)基礎(chǔ) 李桂秋 宋維堂 編 高等教育出版社 計(jì)算機(jī)硬件技術(shù)基礎(chǔ) 李桂秋 宋維堂 編 高等教育出版社 計(jì)算機(jī)的層次結(jié)構(gòu) 一、計(jì)算機(jī)語言 ① 機(jī)器語言：計(jì)算機(jī)能夠識別并能直接執(zhí)行的指令語言稱機(jī)器語言。 系統(tǒng)總線 ：部件之間相互連接、傳輸信息的公共線路。 三、過程控制 對生產(chǎn)過程中的某些參數(shù)進(jìn)行實(shí)時(shí)的自動控制稱過程控制。 1989年，高檔的 32位處理器 Intel 80486。第二代微處理器采用 NMOS工藝，性能明顯改進(jìn)。 第四代： 1972至今，大規(guī)?；虺笠?guī)模集成電路，半導(dǎo)體存儲器存儲，軟、硬件結(jié)合。 2. 知識點(diǎn)： ? 計(jì)算機(jī)、微型計(jì)算機(jī)劃分依據(jù)及各代計(jì)算機(jī)特點(diǎn) ? ENIAC、馮 計(jì)算機(jī)硬件技術(shù)基礎(chǔ) 李桂秋 宋維堂 編 高等教育出版社 3. 計(jì)算機(jī)的發(fā)展年代 （以器件劃分） 第一代： 1946— 1958，電子管結(jié)構(gòu)，磁鼓、磁芯 存儲 ，外存為磁帶，機(jī)器指令或匯編語言，主要用于科學(xué)計(jì)算。 Intel 4004芯片 PMOS ： 一種半導(dǎo)體集成工藝，由 P溝道 MOS管構(gòu)成，工藝簡單，速度低。 HMOS：高密度短溝道 MOS工藝，速度快、功耗低。 ? 2023年 9月 AMD推出了第一片 64位微處理器 Athlon 64； ? 2023年 3月， Intel 推出了 EM64T指令集、兼容 32位 /64位運(yùn)算的 Xeon（至強(qiáng)）處理器。 六、信息通信 如網(wǎng)絡(luò)信息查詢、情報(bào)檢索、電子商務(wù)、電子郵件等。 ② 應(yīng)用軟件 ：為解決某些具體問題而編制的程序。由匯編語言編寫的程序，稱匯編源程序，需通過匯編程序轉(zhuǎn)換為機(jī)器語言的目標(biāo)程序，并經(jīng)相應(yīng)的鏈接后，機(jī)器才能執(zhí)行。 CPU給出第一條指令的地址，通過地址總線送到存儲器的地址譯碼器中。兩種表示方法： ? 以字節(jié)（ Byte）為單位，一個(gè)字節(jié)是 8位二進(jìn)制數(shù)。表示為 MIPS，即：每秒百萬條指令。按照 CPU的發(fā)展，微型計(jì)算機(jī)經(jīng)歷了 4位、 8位、 16位、 32位和 64位五個(gè)發(fā)展階段。 計(jì)算機(jī)硬件技術(shù)基礎(chǔ) 李桂秋 宋維堂 編 高等教育出版社 演講完畢，謝謝觀看！ 。 小 結(jié) 計(jì)算機(jī)硬件技術(shù)基礎(chǔ) 李桂秋 宋維堂 編 高等教育出版社 ? 計(jì)算機(jī)系統(tǒng)由硬件系統(tǒng)
化學(xué)相關(guān)推薦
鄂ICP備17016276號-1