【正文】 要封裝技術(shù)，同時(shí)，它仍處于上升期，發(fā)展空間還相當(dāng)大。當(dāng)引腳數(shù)大于 256時(shí)，在 ，長(zhǎng)方形外形可達(dá)到較高的互連密度，這是因?yàn)橹苓叺囊恍┮_可以通過(guò)模塊下的通孔轉(zhuǎn)換成平面引腳，達(dá)到 PGA 的互連密度。其管腳間距比 PLCC 的 ，引腳呈歐翅型與 PLCC 的 J 型不同。 還有一種劃分封裝類型的參數(shù)是封裝體的緊湊程度。稱為芯片載體 (ch ip carrier)或 quad的封裝，四邊都有管腳，對(duì)高引腳數(shù)器件來(lái)說(shuō)，是 較好的選擇。這種形式的一種變化是鋸齒型單列式封裝 (ZIP)，它的管腳仍是從封裝體的一邊伸出 ，但排列成鋸齒型。陶瓷封裝除了有氣密性好的優(yōu)點(diǎn)之外，還可實(shí)現(xiàn)多信號(hào)、地和電源層結(jié)構(gòu)，并具有對(duì)復(fù)雜的器件進(jìn)行一體化封裝的能力。組裝完成后，用 10號(hào)鋼帶所沖制成的鍍鎳封帽進(jìn)行封裝，構(gòu)成氣密的、堅(jiān)固的封裝結(jié)構(gòu)。但是，隨著集成電路技術(shù)的發(fā)展，尤其是芯片鈍化層技術(shù)的不斷改進(jìn)，封裝的功能也在慢慢異化。當(dāng)然，對(duì)于大多數(shù)發(fā)熱量大的芯片，除了通過(guò)封裝材料進(jìn)行降溫以外，還需要考慮在芯片上額外安裝一個(gè)金屬散熱片或風(fēng)扇以達(dá)到更好的散熱效果。 外部引腳系統(tǒng)通常使用兩種不同的合金 —— 鐵鎳合金及銅合金，前者可用于高強(qiáng)度以及高穩(wěn)定性的場(chǎng)合，而后者具有導(dǎo)電性和導(dǎo)熱性較好的優(yōu)勢(shì)。 要讓芯片正常工作，就必須與外部設(shè)備進(jìn)行數(shù)據(jù)交換，而封裝最重要的意義便體現(xiàn)在這里。 封裝的另一個(gè)作用便是對(duì)芯片的環(huán)境性保護(hù)，可以讓芯片免受濕氣等其他可能干擾芯片正常功能的氣體對(duì)它正常工作產(chǎn)生不良影響。封裝研究在全球范圍的發(fā)展是如此迅猛，而它所面臨的挑戰(zhàn)和機(jī)遇也是自電子產(chǎn)品問(wèn)世以來(lái)所從未遇到過(guò)的；封裝所涉及的問(wèn)題之多之廣，也是其它許多領(lǐng)域中少見(jiàn)的，它需要從材料到工藝、從無(wú)機(jī)到聚 合物、從大型生產(chǎn)設(shè)備到計(jì)算力學(xué)等等許許多多似乎毫不關(guān)連的專家的協(xié)同努力，是一門綜合性非常強(qiáng)的新型高科技學(xué)科。 金屬封裝是半導(dǎo)體器件封裝的最原始的形式，它將分立器件或集成電路置于一個(gè)金屬容器中，用鎳作封蓋并鍍上金。 陶瓷封裝是繼金屬封裝后發(fā)展起來(lái)的一種封裝形式，它象金屬封裝一樣，也是氣密性的 ，但價(jià)格低于金屬封裝，而且，經(jīng)過(guò)幾十年的不斷改進(jìn)，陶瓷封裝的性能越來(lái)越好，尤其是陶瓷流延技術(shù)的發(fā)展，使得陶瓷封裝在外型、功能方面的靈活性有了較大的發(fā)展。隨著芯片鈍化層技術(shù)和塑料封裝技術(shù)的不斷進(jìn)步，尤其是在八十年代以來(lái)，半導(dǎo)體技術(shù)有了革命性的改進(jìn)，芯片鈍化層質(zhì)量有了根本的提高，使得塑料封裝盡管仍是非氣密性的，但其抵抗潮氣侵入 而引起電子器件失效的能力已大大提高了，因此，一些以前使用金屬或陶瓷封裝的應(yīng)用，也已漸漸被塑料封裝所替代。絕大部分的 DIP 是通孔式，但亦可是表面貼裝式。 PLCC(plastic leaded chip carrier)是最常見(jiàn)的四邊封裝。這些封裝的 特征是在芯片周圍的模封料及其薄，因而， SO 封裝發(fā)展和 可靠性的關(guān)鍵是模封料在防止 開裂方面的性能。隨著引腳數(shù)的增加，還可以增加封裝的類型 ?同一模塊尺寸可以有不同的引腳數(shù)目，是封裝技術(shù)的一個(gè)重要進(jìn)展，這意味著同一模具、同 一切筋打彎工具可用于一系列引腳數(shù)的封裝。 BGA 封裝技術(shù)是在模塊底部或上表 面焊有許多球狀凸點(diǎn)，通過(guò)這些焊料凸點(diǎn)實(shí)現(xiàn)封裝體與基板之間互連的一種先 進(jìn)封裝技 術(shù)。在本節(jié) 中，將介紹最普遍的塑料封裝技術(shù)及相關(guān)的一些材料。由 于晶圓的尺寸越來(lái)越大（從 4英寸、 5英寸、 6英寸，發(fā)展到 8英寸、甚至 12英寸），為了 增加晶圓的機(jī)械強(qiáng)度，防止晶圓在加工過(guò)程中發(fā)生變形、開 裂，晶圓的厚度也一直在增 加。硅芯片常常稱為 die，也是由于這個(gè)裝配工序（ die 的原意是骰子，即小塊的方形物，劃開后的芯片一般是很小的方形體，很象散落一地的骰子）。芯片放置不當(dāng)，會(huì)產(chǎn)生一系列問(wèn)題：如空洞造成高應(yīng)力；環(huán)氧粘結(jié)劑在引腳上造成搭橋現(xiàn)象，引起內(nèi)連接問(wèn)題；在引線鍵合時(shí)造成框架翹曲，使得一邊引線應(yīng)力大，一邊引線應(yīng)力小，而且為了找準(zhǔn)芯片位置，還會(huì)使引線鍵合的生產(chǎn)力降低，成品率下降。引線的長(zhǎng)度常在 到 3mm (60mil 到 120mil) 之間，而弧圈的高度可比芯片所在平面到 (30mil)。C，時(shí)間一般為 40毫秒（通常，加上尋找鍵合位置等程序，鍵合速度是每秒二線）。所以，引線環(huán)（ loop）從一般的 8至 12密爾（ 200到 300微米）減小到 4至 5密爾（ 100到 125微米），這樣，引線的張力就很大，引線繃得很緊。塑封料在模具中快速固化，經(jīng)過(guò)一段時(shí)間的保壓，使得模塊達(dá)到一定的硬度，然后用頂桿頂出模塊，成型過(guò)程就完成了。若是塑封料只在模塊外的框架上形成薄薄的一層，面積也很小，通常稱為樹脂溢出（ resin bleed）。其中，介質(zhì)和水去飛邊毛刺的方 法用得最多。電鍍目前都是在流水線式的電鍍槽中進(jìn)行，包括首先進(jìn)行清洗，然后在不同濃度的電鍍槽中進(jìn)行電鍍，最后沖淋、吹干，然后放入烘箱中烘干。鈀層的厚度僅為 76微米（ 3密爾）。造成非共面性的原因主要有二個(gè)：一是在工藝過(guò)程中的不恰當(dāng)處理，但隨著生產(chǎn)自動(dòng)化程度的提高，人為因素大大減少，使得這方面的問(wèn)題幾乎不復(fù)存在；另一個(gè)原因是由于成型過(guò)程中產(chǎn)生的熱收縮應(yīng)力。使用油墨打碼，主要是對(duì)模塊表面要求比較高，若模塊表面有沾污現(xiàn)象，油墨 就不易印上去。激光印碼的缺點(diǎn)是它的字跡較淡，即，與沒(méi)有打碼的背底之間襯度差別不如油墨打碼那樣明顯。目前，元器件裝配最普遍的方法是回流焊工藝（ reflow soldering），因?yàn)樗m合表面貼裝的元器件，同時(shí)，也可以用于插孔式器件與表面貼裝器件混合電路的裝配。 在完成封裝模塊的打碼（ marking）工序后，所有的器件都要 100％進(jìn)行測(cè)試，在完成模塊在 PCB 板上的裝配之后，還要進(jìn)行整塊板的功能測(cè)試。加速試驗(yàn)（ accelerated test）是可靠性測(cè)試中的一種，一般選擇一個(gè)或幾個(gè)可能引起器件失效的加速因子，如潮氣、溫度、溶劑、潤(rùn)滑劑、沾污、一般的環(huán)境應(yīng)力和剩余應(yīng)力等，模擬器件在實(shí)際使用過(guò)程中可能遇到的使用環(huán)境。 在加速試驗(yàn)進(jìn)行過(guò)程中，通常會(huì)在不同的時(shí)間里對(duì)試驗(yàn)樣品進(jìn)行電學(xué)性能測(cè)試，測(cè)試通過(guò)的樣品繼續(xù)進(jìn)行試驗(yàn)，測(cè)試沒(méi)有通過(guò)的樣品，則要進(jìn)行失效分析。 失效機(jī)理分析對(duì)于理解和改進(jìn)塑料封裝工藝方面的價(jià)值是無(wú)法估量的，對(duì)失效的器件進(jìn)行徹底的、正規(guī)的分析，并采取適當(dāng)?shù)母倪M(jìn)措施，可以大大提高生產(chǎn)力、成品率和封裝質(zhì)量。是否要打開包封體是在進(jìn)行失效分析時(shí)要作的第一個(gè)重要的決定，一些非破壞性的分析技術(shù)，如光學(xué)顯微鏡、 X射線顯微術(shù)和掃描聲顯微鏡在失效分析中已被廣泛應(yīng)用，因?yàn)樗鼈兛梢杂^察器件的外部形貌或可以 穿透 包封體而 看到 封裝內(nèi)部的一些失效情況。 X 射線分析儀都有一個(gè)可以三維移動(dòng)的平臺(tái)，并且還可以在一定范圍內(nèi)旋轉(zhuǎn)。在該種模式中，聚集聲波脈沖穿過(guò)封裝模塊，返回的聲波（回聲）用于內(nèi)部結(jié)構(gòu)的成像，這種技術(shù)就是通常所說(shuō)的 C－ SAM，因?yàn)樗鼘⑵呤甏谒固垢４髮W(xué)發(fā)展起來(lái)的掃描聲顯微術(shù)與五十年代起就用于非破壞性測(cè)試的 C－掃描檢測(cè)深度分布結(jié)合起來(lái)，充分發(fā)揮了精確分析和顯示能力。掃描電子顯微鏡（ SEM）也是十分有用的失效分 析工具，它可以用于觀察光學(xué)顯微鏡無(wú)法清楚反映的問(wèn)題，并可以把缺陷放大。制備完成的樣品可以在光學(xué)顯微鏡、電子顯微鏡等下面進(jìn)行進(jìn)一步的觀察和分析，以獲取更多的信息。所謂的倒扣芯片封裝技術(shù)，就是將集成電路芯片的有源區(qū)面向基板的互連形式。 IBM 的 C4（ controlledcollapse chip connection）技術(shù)是在 1965年發(fā)展起來(lái)的，并成為 IBM System/360系列計(jì)算機(jī)的邏輯基礎(chǔ)。 經(jīng)過(guò)改進(jìn)的 C4工藝，采用了電鍍銅層和焊料層的方法，大大降低了成本，使得倒裝焊技術(shù)的應(yīng)用，有了較大的發(fā)展。 因?yàn)樾酒仨毰c外界隔離，以防止空氣中的雜質(zhì)對(duì)芯片電路的腐蝕而造 成電氣性能下降。封裝技術(shù)都是非常關(guān)鍵 的一環(huán)。相應(yīng)的 lC 封裝形式開發(fā)出適于表面貼裝短引線或無(wú)引線的 LCCC、 PLcC、 SOP 等結(jié)構(gòu)。 I/0數(shù)不斷增加。 BGA 一出現(xiàn)便成為 CPU、圖形芯片、主板上南 /北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。原有的絲印機(jī)、貼片機(jī)和回流焊設(shè)備都可使用。 CSP 之所以受到極大關(guān)注，是由于它提供了比 BGA 更高的組裝密度。采用微型引線框架的 QFN 封裝稱為 MLF 封裝 (Micro Lead Frame 一微引線框架 )， QFN 封裝和 CSP(Chip Size Package，芯片尺寸封 裝 )有些相似，但元件底部沒(méi)有焊球。圖 6是一個(gè) 24引腳 QFN 與一枚硬幣尺寸的比較。 它是電路組件功能實(shí)現(xiàn)系統(tǒng)級(jí)的基礎(chǔ)。還可象普通芯片一樣進(jìn)行測(cè)試?yán)匣Y選，使 MCM 的成品率才有保證．大大促進(jìn)了 MCM 的發(fā)展和推廣應(yīng)用。無(wú)引腳焊盤設(shè)計(jì)占有更小的 PCB 區(qū)域 引腳縮回封裝具有底部半蝕刻引腳結(jié)構(gòu)，引腳厚度只有一半暴露在封裝的四邊，而引腳的底部被蝕刻掉，被一種塑料混合物充填。 該封裝是美國(guó) Motorola 公司開發(fā)的，首先在便攜式電話等設(shè)備中被采用，今后在美國(guó)有 可 能在個(gè)人計(jì)算機(jī)中普及。 QFP 封裝之一，在封裝本體的四個(gè)角設(shè)置突起 (緩沖墊 ) 以 防止在運(yùn)送過(guò)程中引腳發(fā)生彎曲變形。帶有 玻璃窗口的 Cerdip 用于紫外線擦除型 EPROM 以及內(nèi)部帶有 EPROM 的微機(jī)電路等。引腳數(shù)從 32 到 368。雖然 COB 是最簡(jiǎn)單的裸芯片貼裝技術(shù)，但它的封裝密度遠(yuǎn)不如 TAB 和倒片 焊技術(shù)。 DIP 是最普及的插裝型封裝，應(yīng)用范圍包括標(biāo)準(zhǔn)邏輯 IC，存貯器 LSI，微機(jī)電路等。部分半導(dǎo)體廠家采用此名稱。 1 DIP(dual tape carrier package) 同上。封裝的占有面積基本上與芯片尺寸相同。 1 FQFP(fine pitch quad flat package) 小引腳中心距 QFP。將芯片各腳對(duì)準(zhǔn)相應(yīng)的焊點(diǎn)，即可實(shí)現(xiàn)與主板的焊接。晶片槽旁邊有厚厚的黃金隔層（有高起來(lái)，照片上不明顯）用來(lái)防止輻射及其他干擾。貼裝采用與印刷基板碰焊的方法，因而也稱 為 碰焊 PGA。指陶瓷基板的四個(gè)側(cè)面只有電極接觸而無(wú)引腳的表面貼裝型封裝。但由于插座制作復(fù)雜，成。 2 LGA 封裝 (land grid array) 觸點(diǎn)陳列封裝。封裝的基材有多層陶 瓷基板和玻璃環(huán)氧樹脂印刷基數(shù)。而最有趣的就是四周的鍍金針腳，這種設(shè)計(jì)可以大大減少晶片封裝的厚度並提供極佳的散熱。 SMT 技術(shù)也被廣泛的使用在芯片焊接領(lǐng)域，此后很多高級(jí)的封裝技術(shù)都需要使用 SMT 焊接。部分導(dǎo)導(dǎo)體廠家采用此名稱。 但如果基板的熱膨脹系數(shù)與 LSI 芯片不同，就會(huì)在接合處產(chǎn)生反應(yīng)，從而影響連接的可靠性。 1 FP(flat package) 扁平封裝。 TCP(帶載封裝 )之一。封裝寬度通常為 。是 SOP 的別稱 (見(jiàn) SOP)。 帶有窗口的用于封裝紫外線擦除型 EPROM 以及帶有 EPROM 的微機(jī)電路等。在日本，此封裝表示為 DIP－ G(G 即玻璃密封的意思 )。引腳中心距 ，引腳數(shù)從 84 到 196 左右 (見(jiàn) QFP)?，F(xiàn)在 也有 一些LSI 廠家正在開發(fā) 500 引腳的 BGA。在印刷基板的背面按陳列方式制作出球形凸點(diǎn)用 以 代替引腳，在印刷基板的正面裝配 LSI 芯片，然后用模壓樹脂或灌封方法進(jìn)行密封。非常低的阻抗、自感， 可滿足高速或者微波的應(yīng)用 今后將用于工作站、個(gè)人計(jì)算機(jī)、醫(yī) 用電子設(shè)備和汽車電子設(shè)備等領(lǐng)域。 MCM 技術(shù)集先進(jìn)印刷電路板技術(shù)、先進(jìn)混合集成電路技術(shù)、先進(jìn)表面安裝技術(shù)、半導(dǎo)體集成電路技術(shù)于一體，是典型的垂 直集成技術(shù)，對(duì)半導(dǎo)體器件來(lái)說(shuō)，它是典型的柔型封裝技術(shù)，是一種電路的集成。最新出現(xiàn)的 CSP 更是使裸芯片尺寸與封裝尺寸基本相近，這樣在相同封裝尺寸時(shí)可有更多的 I/0數(shù)。由于 QFN 封裝不像傳統(tǒng)的 SOIC 與 TSOP 封裝那樣具有鷗翼狀引線，內(nèi)部引腳與焊盤之間的導(dǎo)電路徑短，自感系數(shù)以及封裝體內(nèi)布 線電阻很低，所以它能提供卓越的電性能。但是它的組裝工藝卻不像倒裝片那么復(fù)雜，沒(méi)有 倒裝片的裸芯片處理問(wèn)題，基本上與 SMT 的組裝工藝相一致，并且可以像 SMT 那樣進(jìn)行預(yù)測(cè)和返工。但它仍然不 能滿足電子產(chǎn)品向更加小型、更多功能、更高可靠性對(duì)電路組件的要求，也不能滿足硅集成技 術(shù)發(fā)展對(duì)進(jìn)一步提高封裝效率和進(jìn)一步接近芯片本征傳輸速率的要求，所以更新的封裝 CSP(Chip Size Package．芯片尺寸封裝 )又出現(xiàn)了。 (2)封裝可靠性高 (不會(huì)損壞引腳 )。 另方面由于受器件引腳框架加工精度等制造技術(shù)的限制 .0 3mm 已是 QFP 引腳間距的極限，這都限制了組裝密度的提高。而且適于使用SMT 在 PCB 或其他基板上表面貼裝。諸如 DlP、 QFP、 TSOP、 BGA、 CSP、 QFN 等等，一系列名稱看上去都十分繁雜，其實(shí)，只要弄清芯片 封裝發(fā)展的歷程也就不難理解了。封裝后的芯片也更便于安裝和運(yùn)輸。因此，銅工藝不但將帶來(lái)芯片制造工藝方面的變化，而且也將對(duì)封裝工藝 帶來(lái)極大的沖擊，引起封裝技術(shù)和系統(tǒng)連接技術(shù)的大變革。 UBM 一般有三層，分別為鉻 /鉻－銅（ 5050） /銅，這個(gè)結(jié)構(gòu)可以保證凸緣與鋁焊盤的粘結(jié)性并防止金屬間的互擴(kuò)散。從目前國(guó)際上對(duì)于倒扣芯片封裝工藝的研究和應(yīng)用情況來(lái)看，高互連密度、高性能器件的倒扣芯片封裝技術(shù)，普遍采用以 IBM