【正文】 C4技術(shù)為基本工藝，并加以一定的改進(jìn)。 隨著集成電路工藝進(jìn)入深亞微米時(shí)代，以金屬銅代替金屬鋁作為晶圓上互連材料的迫切性越來越大。透射電子顯微鏡（ TEM）在封裝失效分析中也有使用，但并不普遍。 C－ SAM 的初級(jí)聲波脈沖頻率在 15到 100兆赫茲，現(xiàn)在，一些用于探測(cè)倒扣芯片封裝缺陷的 C－ SAM 的頻率更高達(dá) 250兆赫茲以上 。在 XY方向，平臺(tái)要足夠大，以方便對(duì)整條框架帶進(jìn)行檢測(cè)而不用將模塊切割下來，因?yàn)橐€扭曲是朝著與轉(zhuǎn)移罐同方向或遠(yuǎn)離轉(zhuǎn)移罐方向發(fā)展，常常暗示著在封裝材料選擇、封裝設(shè)計(jì)、模具設(shè)計(jì)和工藝參數(shù)確定中的不足，所以，需要在一次檢測(cè)中同時(shí)完成一條框架帶上的模塊，而不是 將模塊從框架代上切割下來檢測(cè)。在許多情況下，需要打開包封體以檢測(cè)封裝內(nèi)部的缺陷。發(fā)現(xiàn)器件失效后，要找到真正引起失效的原因或機(jī)理，并不太容易。 器件失效常常有二種情況，一種是所謂的過載（ overstress），另一種是破損（ wearout）。對(duì)于使用壽命很長、可靠性很高的產(chǎn)品來講，在 60％的置信度（ confidence level）條件下，以每千小時(shí) ％的失效速率（即 103FIT， failure unit）測(cè)試產(chǎn)品，則無失效時(shí)間長達(dá) 915,000小時(shí)，即若器件樣本數(shù)為 915，則要測(cè)試 1,000小時(shí)才會(huì)有一個(gè)器件失效；若器件的樣本數(shù)為 92，則要測(cè)試 10,000小時(shí)才會(huì)有一個(gè)器件失效，這樣的測(cè)試即不經(jīng)濟(jì)又費(fèi)時(shí)，因此，必須在加速使用條件下進(jìn)行測(cè)試。老化試驗(yàn)是對(duì)封裝好的電路進(jìn)行可靠性測(cè)試（ reliability test），它的主要 目的是為了檢出早期失效的器件，稱為 infant mortality?；亓鞴に嚳此坪唵危鋵?shí)包含了多個(gè)工藝階段：將焊膏（ solder paste）中的溶劑蒸發(fā)掉；激活助焊劑（ flux），并使助焊作用得以發(fā)揮；小心地將要裝配的元器件和 PCB 板進(jìn)行預(yù)熱；讓焊料熔化并潤濕所有的焊接點(diǎn)；以可控的降溫速率將整個(gè)裝配系統(tǒng)冷卻到一定的溫度?？偟膩碇v，在目前的封裝工藝中，越來越多的制造商選擇使用激光打碼技術(shù)，尤其是在高性能產(chǎn)品中。有時(shí)，為了節(jié)省生產(chǎn)時(shí)間和操作步驟，在模塊成型之后首先進(jìn)行打碼，然后將模塊進(jìn)行后固化，這樣，塑封料和油墨可以同時(shí)固化。所以，針對(duì)封裝模塊越來越薄、框架引腳越來越細(xì)的趨勢(shì)，需要對(duì)框架帶重新設(shè)計(jì)，包括材料的選擇、框架帶長度及框架形狀等，以克服這一困難。并且，鈀層對(duì)于芯片粘結(jié)和引線鍵合都適用，可以避免在芯片粘結(jié)和引線鍵合之前必須對(duì)芯片焊盤和框架內(nèi)引腳進(jìn)行選擇性鍍銀（以增加其粘結(jié)性），因?yàn)殄冦y時(shí)所用的電鍍液中含有氰化物，給安全 生產(chǎn)和廢棄物處理帶來麻煩。焊錫的成分一般是 63Sn/37Pb。在去飛邊毛刺過程中，介質(zhì)會(huì)將框架引腳的表面輕微擦毛，這將有助于焊料和金屬框架的粘連。造成溢料或毛刺的原因很復(fù)雜，一般認(rèn)為是與模具設(shè)計(jì)、注模條件及塑封料本身有關(guān)。它的技術(shù)和設(shè)備都比較成熟，工藝周期短，成本低，幾乎沒有后整理（ finish）方面的問題，適合于大批量生產(chǎn)。 塑料封裝的成型技術(shù)也有許多種，包括轉(zhuǎn)移成型技術(shù)、噴射成型技術(shù)（ inject molding）、預(yù)成型技術(shù)（ premolding）等，但最主要的 成型技術(shù)是轉(zhuǎn)移成型技術(shù) (transfer molding) 。超聲焊是所謂的楔焊（ wedge bonding）而不是球焊（ ball bonding），在引線與焊盤連接后，再用夾具或利刃切斷引線（ clamp tear or table tear）。這些技術(shù)的優(yōu)點(diǎn)是容易形成球形（所謂的球焊技術(shù)， ball bonding），并且可以防止金線氧化。C， 1小時(shí)（也有用 186176。焊盤的尺寸要和芯片大小相匹配，若焊盤尺寸太大，則會(huì)導(dǎo)致引線跨度太大，在轉(zhuǎn)移成型過程中會(huì)由于流動(dòng)產(chǎn)生的應(yīng)力而造成引線彎曲及芯片位移現(xiàn)象。如 6英寸晶圓，厚度是 675微米左右，減薄后一般為 150微米。在前道工序中，凈化室級(jí)別為 100到 1,000級(jí)。矩柵陣列封裝是一種沒有焊 球的重要封裝形式，它可直接安裝到印制線路板 (PCB)上，比其它 BGA 封裝在與基板或襯 底的互連形式要方便得多，被廣泛應(yīng)用于微處理器和其他高端芯片封裝上。 EIAJ 的 PQFP 的長方形結(jié)構(gòu)還為將來高引腳數(shù)封裝的互連密度帶來好處。 四方扁平封裝（ QFP）其實(shí)是微細(xì)間距、薄體 LCC，在正方或長方形封裝的四周都有引腳。 PLCC 的引腳數(shù)通常在 20至 84之間（ 2 3 4 5 68和 84）。 當(dāng)器件的管腳數(shù)超過 48時(shí)， DIP 結(jié)構(gòu)變得不實(shí)用并且浪費(fèi)電路板空間。通常，它們是通孔式的，管腳插入印刷電路板的金屬孔內(nèi)。陶瓷封裝由于它的卓越性能，在航空航天、軍事及許多大型計(jì)算機(jī)方面都有廣泛的應(yīng)用，占據(jù)了約 10％左右的封裝市場(chǎng)（從器件數(shù)量來計(jì)）。在底座中心進(jìn)行芯片安裝和在引線端頭用鋁硅絲進(jìn)行鍵合。所以，在最初的微電子封裝中，是用金屬罐 (metal can) 作為外殼，用與外界完全隔離的、氣密的方法，來保護(hù)脆弱的電子元件。而封裝體的各種材料本身就可以帶走一部分熱量。但通過封裝以后，將外部引腳用金屬 銅與內(nèi)部引腳焊接起來，芯片便可以通過外部引腳間接地與電路板連接以起到數(shù)據(jù)交換的作用。當(dāng)然，我們不可能將芯片內(nèi)的引腳直接與電路板等連接，因?yàn)檫@部分金屬線相當(dāng)細(xì)，通常情況下小于（μ m），而且多數(shù)情況下只有 。 眾所周知，所有半導(dǎo)體產(chǎn)品在工作的時(shí)候都會(huì)產(chǎn)生熱量，而當(dāng)熱量達(dá)到一定限度的時(shí)候便會(huì)影響芯片正常工作。 什么是電子封裝 (electronic packaging)? 封裝最初的定義是：保護(hù)電路芯片免受周圍環(huán)境的影響（包括物理、化學(xué)的影響）。金屬圓形外殼采用由可伐合金材料沖制成的金屬底座，借助封接玻璃，在氮?dú)獗Ｗo(hù)氣氛下將可伐合金引線按照規(guī)定的布線方式熔裝在金屬底座上，經(jīng)過 引線端頭的切平和磨光后，再鍍鎳、金等惰性金屬給與保護(hù)。目前， IBM 的陶瓷基板技術(shù)已經(jīng)達(dá)到 100多層布線，可以將無源器件如電阻、電容、電感等都集成在陶瓷基板上，實(shí)現(xiàn)高密度封裝。 SIP 是從封裝體的一邊引出管腳。對(duì) DIP 來說，其管腳數(shù)通常在 8至 64（ 1 1 1 2 22 4 52和 64）之間，其中， 24至 40管腳 數(shù)的器件最常用于邏輯器件和處理器，而 14至 20管腳的多用于記憶器件，主要取決于記 憶體的尺寸和外形。 PLCC 的管 腳間距是 ，與 DIP 相比，其優(yōu)勢(shì)是顯而易見的。 SOP 的引腳數(shù)一般為 14和 16。但是， EIAJ 的 PQFP 沒有凸緣，這可能會(huì)引起麻煩，因?yàn)樵谶\(yùn)輸過程中，必須把這些已封裝好的器件放在一個(gè)特別設(shè)計(jì)的運(yùn)輸盒中，而 JEDEC 的 PQFP 只要置于普通的管子里就可以運(yùn)輸，因?yàn)橥咕壙梢允顾鼈儽苊饣ハ嗯鲎?。廣義的 BGA 封裝還包括矩柵陣列 (LGA)和柱柵陣列 (CGA)。 一般所說的塑料封裝，如無特別的說明，都是指轉(zhuǎn)移成型封裝 (transfer molding)，封 裝工序一般可分成二部分：在用塑封料包封起來以前的工藝步驟稱為裝配 (assembly)或 前道操作 (front end operation)，在成型之后的工藝步驟稱 為后道操作 (back end ope ration)。但是，隨著系統(tǒng)朝輕薄短小的方向發(fā)展，芯片封裝后模塊的厚度變得越來越薄，因 此，在封裝之前，一定要將晶圓的厚度減薄到可以接受的程度，以滿足芯片裝配的要求 。已切割下來的芯片要貼裝到框架的中間焊盤 (diepaddle)上。聚合物粘結(jié)劑通常需要進(jìn)行固化處理，環(huán)氧基質(zhì) 粘結(jié)劑的固化條件一般是 150176。鍵合技術(shù)有熱壓焊 (thermopression)，熱超聲焊 (thermosonic)等。超聲焊的優(yōu)點(diǎn)是可避免高溫，因?yàn)樗?20到 60 KHz 的超聲振動(dòng)提供焊接所需的能量，所以，焊接溫度可以降低一些。楔焊的優(yōu)點(diǎn)是可以用于微細(xì)間距焊盤上，適合于高密度封裝，它甚至可用于焊盤間距小于 75微米的鍵合，而若采用球焊，則 1密爾（ 25微米）的金絲，其球焊的直徑在 4密爾（ 63至 102微米）之間，要比楔焊大得多。用轉(zhuǎn)移成型法密封微電子器件，有許多優(yōu)點(diǎn)。若滲出部分較多、較厚，則稱為毛刺（ flash）或是飛邊毛刺（ flash and strain）。用介質(zhì)去飛邊毛刺時(shí)，是將研磨料，如粒狀的塑料球和高壓空氣一起沖洗模塊。浸錫也包括清洗工序，然后放到助焊劑（ flux）中進(jìn)行浸泡，再放入熔融的焊錫中浸泡，最后用熱水沖淋。由于鈀層可以承受成型溫度，所以，可以在成型之前完成框架的上焊錫工藝。在成型后的降溫過程中，一方面由于塑封料在繼續(xù)固化收縮，另一方面由于塑封料和框架材料之間熱膨脹系數(shù)失配引起的塑封料收縮程度要大于框架材料的收縮，有可能造成框架帶的翹曲，引起非共面問題。另外，油墨比較容易被擦去。當(dāng)然，可以通過對(duì)塑封料著色劑的改進(jìn)來解決這個(gè)問題。由于現(xiàn)在的元器件裝配大部分是混合式裝配，所以，回流焊工藝的應(yīng)用更為廣泛。這些測(cè)試包括一般的目檢、老化試驗(yàn)（ burnin）和最終的產(chǎn)品測(cè)試（ final testing）。對(duì)絕大多數(shù)集成電路產(chǎn)品來講，最短的工作時(shí)間也有好幾年，但是，制造的時(shí)間卻很短，因此，在常規(guī)操作條件下做資質(zhì)試驗(yàn)（ qualification test）是不太實(shí)際的，也是不經(jīng)濟(jì)的。器件電學(xué)性能測(cè)試異常，通常有三種情況：開路、短路、電參數(shù)漂移。同時(shí)，為了保證器件的電學(xué)和力學(xué)方面的可靠性，在封裝設(shè)計(jì)中失效分析也是關(guān)鍵的因素，而為了使失效分析達(dá)到最佳效果，一定要按部就班地進(jìn)行分析，以保證不遺漏相關(guān)的信息。但是，當(dāng)封裝 內(nèi)部缺陷尺度小于 1微米時(shí)，就達(dá)到了這些技術(shù)的分辨率極限。在 Z 軸方向上，要有足夠的位移，以方便在不同位置上聚焦。因?yàn)槁暡ㄊ俏镔|(zhì)波（ matter wave）， C－ SAM 技術(shù)能夠反映 X 射線成像術(shù)無法探測(cè)到的封裝裂痕。大部分 SEM 都附帶 EDX（ energy dispersion Xray），可用于探測(cè)所選區(qū)域的材料成分（元素），對(duì)于表面沾污、界面分層等的分析很有幫助。但是，剖面制備過程中，也可能破壞原有的器件結(jié)構(gòu)，使某些失效信息丟失，因此，在進(jìn)行剖面分析之前，要進(jìn)行全面的考慮，擬定完整的分 析方案。所以，無論是引線鍵合還是凸緣鍵合，只要其芯片有源區(qū)面向基板，都稱為倒扣芯片技術(shù)。 C4技術(shù)的凸緣制備主要是通過電子束蒸發(fā)、濺射等工藝，將 UBM（ under bump metallurgy）或 BLM（ ball limiting metallurgy）沉積在芯片的鋁焊盤上。 從上面的描述中可以看出，以前在做 bumping 工藝時(shí)，都是在已經(jīng)做完周邊布線的晶圓上在設(shè)計(jì)階段，就可以考慮后道封裝的要求，將周邊布線改為面柵陣列（ area grid array），同時(shí)可以取消 UBM 工藝及金屬銅層的制備，大大減少了工藝步驟，使倒裝焊技術(shù)得以加快推廣的步伐。另一方面。 芯片的封裝技術(shù)種類實(shí)在是多種多樣。在此基礎(chǔ)上，經(jīng)十多年研制開發(fā)的 QFP(Quad Flat Package，扁平封裝 )不但解決了 LSl 的封裝問題。封裝體積也不斷加大，給電路組裝生產(chǎn)帶來了許多困難，導(dǎo)致成品率下降和組裝成本的提高。 概括起來，和 QFP 相比， BGA 的優(yōu)點(diǎn)主要有以下幾點(diǎn)： (1)I/O引線間距大 (如 , )，可容納的 I/O數(shù)目大 (如 BGA在 25毫米邊長的面積上可容納 350個(gè) I/O，而 QFP 在 40毫米邊長的面積上只 容納 304個(gè) I/O)。 BGA 的興起和發(fā)展盡管解決了 QFP 面臨的困難。而比采用倒裝片的板極組裝密度低。封裝底部中央位置有一個(gè)大面積裸露焊盤用來導(dǎo)熱，圍繞大焊盤的封裝外圍四周有實(shí)現(xiàn)電氣連接 的導(dǎo)電焊盤，如圖 5所示。 四、以后的封裝 MCM 封裝 為了適應(yīng)目前電路組裝高密度要求，芯片封裝技術(shù) 的發(fā)展正日新月異，各種新技術(shù)、新工藝層出不窮。隨著 MCM 的興起，使封裝的概念發(fā)生了本質(zhì)的變化，在 80年代以前，所有的封裝是面向器件的，而 MCM 可以說是 面向部件的或者說是面向系統(tǒng)或整機(jī)的。目前 MCM 已經(jīng)成功地用于大型通用計(jì)算機(jī)和超級(jí)巨型機(jī)中。非常薄的元件厚度 (1mm)，可以滿足對(duì)空間有嚴(yán)格要求的應(yīng)用 從各個(gè) 角度顯示 QFN 全引腳和引腳縮回封裝的示意圖 BGA 封裝 (ball grid array) 球形觸點(diǎn)陳列，表面貼裝型封裝之一。最初， BGA 的引腳 (凸點(diǎn) )中心距為 ，引腳數(shù)為 225。美國半導(dǎo)體廠家主要在微處理 器和 ASIC 等電路中 采用 此封裝。引腳中 心 距 ，引腳數(shù)從 8 到 42。 帶引腳的陶瓷芯片載體，表面貼裝型封裝之一，引腳從封 裝的四個(gè)側(cè)面引出，呈丁字形 。 DFP(dual flat package) 雙側(cè)引腳扁平封裝。 引腳中心距 ，引腳數(shù)從 6 到 64。 1 DICP(dual tape carrier package) 雙側(cè)引腳帶載封裝。日本電子機(jī)械工業(yè)會(huì)標(biāo)準(zhǔn)對(duì) DTCP 的命名 (見 DTCP)。是所有封裝技術(shù)中體積最小、最薄的一種。通常指引腳中心距小于 的 QFP(見 QFP)。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。外圍有螺絲孔可以將晶片牢牢固定在主機(jī)板上。因?yàn)橐_中心距只有 ，比插裝型 PGA 小一半，所以封裝本體可制作得不 怎么大，而引腳數(shù)比插裝型多 (250～ 528)，是大規(guī)模邏輯 LSI 用的封裝。是高速和高頻 IC 用封裝，也稱為 陶瓷 QFN 或 QFN－ C(見 QFN