【正文】 1010 1011 1100 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 圖解 A0 A1 A2 A3 B0 B1 B2 B3 74283 S0 S1 S2 S3 CI CO L0 L1 L2 L3 A0 A1 A2 A3 VCC 22 (2) 畫邏輯電路圖 將全加器的輸出函數(shù)與譯碼器邏輯式比較，如令 A2A1A0=CBA，則 7421 YYYYS ? 7653 YYYYC? 譯碼器的對(duì)應(yīng) 輸出端與 1 片雙 4 輸入的 與非 門7420 連接，即可實(shí)現(xiàn) 1 位的全加器功能。將 4 位二進(jìn)制全加器 74LS283 的一組輸入端 A3~A0 接余三碼輸入，另一組輸入端 B3~B0 接二進(jìn)制數(shù) 1101，則輸出 S3~S0 即為 8421 BCD 碼。 畫出用半加器構(gòu)成全加器的邏輯電路圖。 雙 4 選 1 數(shù)據(jù)選擇器 74253 的功能表見表 ，先用門電路將它擴(kuò)展為 8 選1 數(shù)據(jù)選擇器，再用它實(shí)現(xiàn)邏輯函數(shù) F = AB + B C +A C 畫邏輯電路圖，令 CBA 對(duì)應(yīng)著 A2A1A0。 amp。 試分析圖題 ，寫出 Y 的邏輯表達(dá)式，當(dāng) DC為 00~11 時(shí)，說明電路的功能。 amp。 一熱水器如圖題 所示，圖中虛線表示水位； A、 B、C 電極被水浸沒時(shí)會(huì)有信號(hào)輸出。 (2) 根據(jù)表解 寫出邏輯函數(shù) C B AABCBACL ??? 因指定用 7400 與非門設(shè)計(jì)，故將 L 化為與非 與非式 BACAL ?? ⑶ 畫出 74LS00 芯片電路接線圖如圖解 所示，將 6 管 腳與 1 12 管 腳分別表題 輸入 輸 出 C B A Z 2 Z 1 Z 0 0 0 0 1 0 0 1 1 0 1 1 1 0 1 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 Z2 Z0 Z1 amp。編碼如表題 所示。 [解 ]1. 分析電路 (1) 寫出電路的邏輯表達(dá)式： 3 2 1 0Y A B E A B E A B E A B E? ? ? ? (2) 分析邏輯功能 將輸入變量的所有組合代入上式，可得電路的邏輯功能關(guān)系，見表解 。 15 END xor_arc。 END COMPONENT。 調(diào)用與門、或門和非門元件，設(shè) 計(jì) 異或 門的 VHDL 程序。 可見， 4000B 低電平輸出時(shí)還不足以驅(qū)動(dòng)一個(gè) TTL 邏輯門，其實(shí)許多的 4000B 系列都存在低電壓輸出驅(qū)動(dòng)電流不足的問題。但 74TTL 的輸出高電平的最小值是 ，而 74HC CMOS 認(rèn)可的輸入高電平最小值是 ，因此，必須設(shè)法將 TTL 電路輸出的高電平提升到 以上。 當(dāng) X = 1 時(shí)，輸出端控制三態(tài)門的控制信號(hào) 0EN X??無(wú)效，所以 F4 = Z。 設(shè)計(jì)一個(gè)發(fā)光二極管（ LED）驅(qū)動(dòng)電路，設(shè) LED 的參數(shù)為 VF=， ID=10mA；若 VCC=5V，當(dāng) LED 發(fā)亮?xí)r，電路的輸出為低電平，選用集成門電路的型號(hào)，并畫出電路圖。 [解 ] (1) 1F AA??， 輸出固定為高電平 。當(dāng) OC 門線與信號(hào)為邏輯 0 時(shí)，不僅要求輸出低電平不超過 OLmaxU ，而且還要考慮 所有灌入一個(gè)導(dǎo)通的 OC 門的電流 不超過其允許電流OLmaxI ，可得 圖解 A B L G1 G2 圖題 Vcc(5V) Rc amp。 某一標(biāo)準(zhǔn) TTL 系列與非門的 0 狀態(tài)輸出為 ，則該輸出端所能承受的最大噪聲電壓為（ 1） ； (2)； (3)； (4)。假設(shè)門傳輸時(shí)間可以忽視，問輸出波形為（ 1）、（ 2）、（ 3）、（ 4）中的哪一種？ [解 ] 設(shè)圖中電路輸入為 A，輸出為 F，可求邏輯式為 ( ) 1 1F A A A A A A A? ? ? ? ? ? ? ? 所以，輸出波形為 (3)。 [答 ] 一個(gè) VHDL 模塊必須有一個(gè)實(shí)體，可以有一個(gè)或多個(gè)結(jié)構(gòu)體。 A B (a) 圖題 電路圖 A B L L A B 5 ⑥ )()( BACBCBABL ???? ； ⑦ ))(( CAACCBABL ??? ； ⑧ ))()(( DCBADCBADCBAL ?????????? 。當(dāng)四變量中有奇數(shù)個(gè) 1 出現(xiàn)時(shí)，輸出為 1；其它情況，輸出為 0。 [方法 2] 用公式法證明 ① BCACABACABA ?????? ))(( BCA?? ② BABABABA ???? ))(( ③ BCABBCAB ??? )( BCABA B CBCACAB ???? ④ DCDBCABAADBC ????? 表題 真值表 A B C A+BC (A+B)(A+C) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 3 DCDBCABADCCADBAB ???????? ))()()(( 求下列邏輯函數(shù)的反函數(shù) ① BABAL ??1 ； ② DBCADBL ???2 ； ③ ABBCACL ???3 ； ④ ))((4 CBABAL ???? 。 ② 若 1+A = B，則 A+AB = B 運(yùn)算錯(cuò)誤。 [解 ] 直接用多項(xiàng)式法轉(zhuǎn)換成十進(jìn)制數(shù) ① (10010110)B = (1?2 7+1?24 + 1?22 +1?21)D = (150)D=150 ② (11010100)B = 212 ③ (0101001)B = 41 ④ ()B = ⑤ ()B = ⑥ ()B = 把下列十 進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù) ① 19；② 64；③ 105； ④ 1989；⑤ ； ⑥ 。 ① 若 A+B =A+C，則 B=C；② 若 1+A = B，則 A+AB = B； ③ 若 1+A =A，則 BABAA ??? ；④ 若 XY=YZ，則 X = Z。可用反證法證明 若 XY=YZ，設(shè) X= Y=0、 Z=0，有 XY=YZ，但 X ? Z。當(dāng)輸入中 1 的個(gè)數(shù)多于 0 的個(gè)數(shù)時(shí)，輸出就為 1。 amp。字符 a 和 b 的數(shù)據(jù)類型是 BIT， c 是 INTEGER， 執(zhí)行操作 c = a + b。 [解 ] D D2 和 D3 全部處于截止?fàn)顟B(tài)。 利用網(wǎng)絡(luò)資源，查找 7432 和 7421 IC 的數(shù)據(jù)手冊(cè)，說明分別是什么邏輯器件？?jī)?nèi)部分別有幾個(gè)獨(dú)立器件？ 7421 是多少 引腳的封裝？是否有未使用的引腳？ 圖題 9 [解 ] 7432 是兩輸入或門，片內(nèi)有四個(gè)獨(dú)立的或門，為雙列直插 14 引腳封裝，沒有未使用的引腳； 7421 是四輸入與門，片內(nèi)有兩個(gè)獨(dú)立的與門，為雙列直插 14 引腳封裝，沒有未使用的引腳。 G G G G6是四個(gè) TTL 與非門，它們的輸入低電平電流IIL=， 輸入高電平電流 IIH50μ A， VCC=5V。 amp。 amp。而 G2 使能，輸出為 A ，所以， 1F A B A B A B A B? ? ? ? ?； 當(dāng) C =1 時(shí)， G1 使能， G2 禁止，所以， 2F A D A D? ? ? ； 1 1F B B? ? ? 。 （ 2） ( m a x)( m a x)8 ILIN I? ? ? ( m a x)( m a x)0 .4 4000 .0 0 1OHHIHIN I? ? ? VCC uI uI (a) (b) 圖題 13 因此， 單個(gè) 74LSTTL 門可以驅(qū)動(dòng) 400 個(gè) 74HCTCMOS 負(fù)載 參考 錯(cuò)誤 !未找到引用源。 可見，如果用 74HC 系列 CMOS 電路驅(qū)動(dòng) 74TTL 電路，CMOS 的輸出高低電平極限值完全在 TTL 輸入電平范圍之內(nèi)。 ENTITY and_or_not IS PORT( a, b, c, d： IN STD_LOGIC。 END xor； ARCHITECTURE xor_arc OF xor IS SIGNAL i1, i2, i3, i4： BIT； COMPONENT and PORT（ a， b： IN BIT； c： OUT BIT） 。 U2： and PORT MAP (i1， y， i3)。 A、 B 為輸入變量，E3E2E1E0 為功能控制端。 amp。要求列出真值表、化簡(jiǎn)邏輯函數(shù)，并用圖題 所給出的 74LS00 芯片畫出電路連接圖。要求 R、 G、 Y 三燈只有并一定有一燈亮，輸出L=0；無(wú)燈亮或有兩燈以上亮均為故障，輸出 L=1。經(jīng)化簡(jiǎn)的邏輯表達(dá)式如下 BCG? RA? ABCABCY ???? 選用 1 片 7404 非門和 1 片 7400 與非門即可實(shí)現(xiàn)電路的設(shè)計(jì)，電路圖見圖解 。 用譯碼器 74LS47 驅(qū)動(dòng)七段數(shù)碼管時(shí)，發(fā)現(xiàn)數(shù)碼管只顯示 9。 amp。（選擇器件型號(hào)，畫電路連線圖）。 F X0 X1 X2 0 0 1 20 將邏輯函數(shù) F 寫為最小項(xiàng)和的形式： F C B A C B A C B A CB A CB A? ? ? ? ? 令 CBA=A2A1A0， D2=D3=D4=D6=D7=1， D0=D1=D5=0，即可用 MUX 實(shí)現(xiàn)上 述函數(shù)的邏輯功能，電路見圖題 (b)。因此，將余三碼 A3A2A1A0 作為輸入， 8421BCD 碼 L3L2L1L0 作為輸出。邏輯表達(dá)式如下 3 1 1 1 2(1 1,1 2 )L m Y Y??? 2 7 8 9 1 0( 7 , 8 , 9 , 1 0 )L m Y Y Y Y? 1 5 6 9 1 0( 5 , 6 , 9 ,1 0 )L m Y Y Y Y??? 0 4 6 8 1 0 1 2( 4 , 6 , 8 , 1 0 , 1 2 )L m Y Y Y Y Y? (3) 電路實(shí)現(xiàn) 416 線譯碼器 74154 的輸出端為低電平有效，將余三碼A3A2A1A0 接譯碼器地址輸入端 A3A2A1A0，輸出端用與非門電路即可實(shí)現(xiàn)電路的邏輯功能（電路圖略）。 [方法 2] 用加法器實(shí)現(xiàn)電路設(shè)計(jì) 令 A3 A2A1 A0=N3N2N1N0、 B3B2B1 B0= 0110，則從進(jìn)位輸出 CO 可以得到輸出 L。 [方法 2] 用 8 選 1 MUX 實(shí)現(xiàn)電路設(shè)計(jì)。 ⑴ 比較器； ⑵ 加法器； ⑶ MUX； ⑷ 3?8 譯 碼器。 設(shè)計(jì)一個(gè)多輸出組合邏輯電路，其輸入為 8421 BCD 碼，其輸出定義為 (1) L1：檢測(cè)到的輸入數(shù)字能被 4 整除； (2) L2：檢測(cè)到輸入數(shù)字大于或等于 3； (3) L3：檢測(cè)到輸入數(shù)字小于 7。 [解 ] (1) 設(shè)邏輯變量并賦值。 Σ CI A B C L1 CO 26 ENTITY counter IS PORT ( clk : IN BIT。 BEGIN IF (up_down = 39。) THEN IF ld = 39。 END a。這部分的 VHDL 程序?qū)儆诮Y(jié)構(gòu)描述，對(duì)應(yīng)的邏輯電路如圖解 所示。 when “11” = sc = ”01”。 process(indate) begin case indate is when ”000” = sc = “00”。 end case。z:out bit)。 BEGIN indate = A2 amp。039。 WHEN 111 = Y = 0111。 WHEN 001 = Y = 11111101。 A0。 ponent inv port(x:in bit。 end func。 when “010” = sc = ”10”。 end process。 alarm_en door smoke water water_alarm smoke_alarm door_alarm 1