【正文】 腳輸出即為函數(shù) L。 amp。由題可寫出邏輯真值表如表解 。要求列出真值表、化簡邏輯函數(shù)，并用圖題 所給出的 74LS00 芯片畫出電路連接圖。 用與非門設(shè)計(jì)一多數(shù)表決電路。 [解 ] 由表可直接寫出輸出邏輯表達(dá)式，并化簡： 2 (1 , 3 )Z m C B A C B A C A? ? ? ?? 1 (6 , 7)Z m C B A C B A C B? ? ? ?? 0 (1 , 4 , 7)Z m C B A C B A C B A? ? ? ?? 該邏輯電路若用集成門實(shí)現(xiàn)，需 2 個(gè)非門、 5 個(gè)與門和 1 個(gè)3 輸入或門，設(shè)計(jì)使用芯片多。 設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換器，要求將三位步進(jìn)碼 CBA 轉(zhuǎn)換成二進(jìn)制碼 Z3Z2Z1。 amp。 1 1 amp。電路構(gòu)成多功能函數(shù)發(fā)生器。 (3) 若 OC 門輸出高電平大于 3V，且每個(gè)門漏電流 IOH=100μA ；輸出低電平小于，且最大灌電流 IOL=8mA，設(shè)輸出驅(qū)動(dòng)兩個(gè) TTL 門，且各 TTL 門的輸入端數(shù)為 1，（ TTL 門的高電平輸入電流 IIH=20μA ，輸入短路電流 IIS=），試問 R 的取值范圍？（選擇合適的標(biāo)稱值電阻）。 A、 B 為輸入變量，E3E2E1E0 為功能控制端。電路實(shí)現(xiàn) 4位 原碼 /反碼變換 功能。 第 3章 習(xí)題解答 圖題 所示電路，當(dāng) M=0 時(shí)實(shí)現(xiàn)何種功能？當(dāng) M=1 時(shí)又實(shí)現(xiàn)何種功能？請(qǐng)說明其工作原理。 U4： or PORT MAP (i3， i4， z)。 U2： and PORT MAP (i1， y， i3)。 BEGIN U0： inv PORT MAP (x， i1)。 COMPONENT inv PORT（ a： IN BIT； c： OUT BIT） 。 COMPONENT or PORT（ a, b ： IN BIT； c： OUT BIT） 。 END xor； ARCHITECTURE xor_arc OF xor IS SIGNAL i1, i2, i3, i4： BIT； COMPONENT and PORT（ a， b： IN BIT； c： OUT BIT） 。 ENTITY xor IS PORT( x, y： IN STD_LOGIC。 [解 ] 參考程序如下 LIBRARY IEEE。 END and_or_not； ARCHITECTURE behave OF and_or_not IS z =not ((a AND b)OR(c AND d)) END behave。 ENTITY and_or_not IS PORT( a, b, c, d： IN STD_LOGIC。 設(shè)計(jì)一個(gè)與或非門的 VHDL 程序 [解 ] 參考程序如下 LIBRARY IEEE。有兩個(gè)特殊的門可以緩解這一問題，緩沖器 4050 和反相緩沖器 4049 是專門設(shè)計(jì)成能夠提供高的輸出電流的CMOS器件，其 IOL(max)=4mA， IOH(max)=，用其中之一接在 4000B和 TTL門之間，則足以驅(qū)動(dòng) 2 個(gè) 74TTL 負(fù)載。 由 錯(cuò)誤 !未找到引用源。 可見，如果用 74HC 系列 CMOS 電路驅(qū)動(dòng) 74TTL 電路，CMOS 的輸出高低電平極限值完全在 TTL 輸入電平范圍之內(nèi)。 因此，（ 3）、（ 4）和（ 5）應(yīng)該 需要接上拉電阻。最簡單的解決辦法是在 TTL 電路的輸出端與 CMOS 門的電源之間接入上拉電阻 R，以保證輸出高電平被提至 VDD， R 的選擇與 OC 的外接電阻選擇方法一樣。 中TTL 和 CMOS 的極限參數(shù)可知，要用 74TTL 系列電路驅(qū)動(dòng) 74HC 系列 CMOS 門電路，TTL 帶 CMOS 負(fù)載能力是非常強(qiáng)大的，而且 TTL 低電平輸出也在 CMOS 輸入認(rèn)可的低電平范圍之內(nèi)。 （ 2） ( m a x)( m a x)8 ILIN I? ? ? ( m a x)( m a x)0 .4 4000 .0 0 1OHHIHIN I? ? ? VCC uI uI (a) (b) 圖題 13 因此， 單個(gè) 74LSTTL 門可以驅(qū)動(dòng) 400 個(gè) 74HCTCMOS 負(fù)載 參考 錯(cuò)誤 !未找到引用源。 確定： （ 1）單個(gè) 74HCTCMOS 門可以驅(qū)動(dòng)幾個(gè) 74LSTTL 負(fù)載？ （ 2）單個(gè) 74LSTTL 門可以驅(qū)動(dòng)幾個(gè) 74HCTCMOS 負(fù)載？ [解 ] （ 1） 74HCT CMOS 的電流參數(shù)為： IIH(max)=1?A， IIL(max)=1?A， IOH(max)=4mA，IOL(max) =4mA； 74LSTTL 的電流參數(shù)為： IIH(max)=20?A， IIL(max)=400?A，IOH(max)=， IOL(max) =8mA。 在 圖題 （ a）、（ b）所示電路中，都是用 74 系列門電路驅(qū)動(dòng)發(fā)光二極管，若要求 vI 為高電平 時(shí)發(fā)光二極管 D 導(dǎo)通并發(fā)光，且發(fā)光二極管的導(dǎo)通電流為 10mA，試說明應(yīng)選用哪一個(gè)電路？ [解 ] 應(yīng)該使用（ a）電路，由于 TTL 邏輯門輸出低電平時(shí)最大灌電流為 16mA，而TTL 邏輯門輸出高電平時(shí)的最大拉電流為 400?A。使能信號(hào)控制下的功能輸出與功能輸入間的邏輯關(guān)系如表解 ； 圖題 表解 C3 C2 C1 F3 0 0 0 Z 0 0 1 AB 0 1 0 BC 1 0 0 C 10k? VCC 7404 V CC (+5V) R 1 A 圖解 10K 12 （ c）當(dāng) X = 0 時(shí)，經(jīng)非門使輸出端三態(tài)門的控制信號(hào) 1EN? ，而上三態(tài)門 0EN X??無效，輸出為高阻，下三態(tài)門 EN = 0 使能，因此， 4F AB? 。而 G2 使能，輸出為 A ，所以， 1F A B A B A B A B? ? ? ? ?； 當(dāng) C =1 時(shí)， G1 使能， G2 禁止，所以， 2F A D A D? ? ? ； 1 1F B B? ? ? 。 分析圖題 中各電路 邏輯功能。 [解 ] 根據(jù)題意，可得電路如圖解 。 1 A F 11 在圖題 中，能實(shí)現(xiàn)給定邏輯功能 AY? 的電路是哪個(gè)？ [解 ] 能實(shí)現(xiàn)給定邏輯功能 AY? 的電路是 d。 amp。 1 A A F amp。 (2) F 的波形 如圖解 所示。 圖題 中，若 A 的 波形如圖所示 (1) 寫出邏輯函數(shù)式 F， 并畫出波形； (2) 若考慮與非門的平均傳輸 時(shí)延 tpd=50ns，試重新畫出 F 的波形 。 amp。 amp。 G3 G4 G5 G6 amp。 [解 ] CR 的選擇應(yīng)同時(shí)滿足邏輯要求和電流能力。 G G G G6是四個(gè) TTL 與非門，它們的輸入低電平電流IIL=， 輸入高電平電流 IIH50μ A， VCC=5V。 [解 ] 如圖解 。并求 7400 的扇出數(shù)。 [解 ] (3) 5 V。 利用網(wǎng)絡(luò)資源，查找 7432 和 7421 IC 的數(shù)據(jù)手冊(cè)，說明分別是什么邏輯器件？內(nèi)部分別有幾個(gè)獨(dú)立器件？ 7421 是多少 引腳的封裝？是否有未使用的引腳？ 圖題 9 [解 ] 7432 是兩輸入或門，片內(nèi)有四個(gè)獨(dú)立的或門，為雙列直插 14 引腳封裝，沒有未使用的引腳； 7421 是四輸入與門，片內(nèi)有兩個(gè)獨(dú)立的與門，為雙列直插 14 引腳封裝，沒有未使用的引腳。 若 TTL 與非門的輸出電壓為 ，確定該輸出屬于（ 1）邏輯 0；（ 2）邏輯1；（ 3）不確定的禁止?fàn)顟B(tài)。 若 TTL 與非門的輸入電壓為 ，確定該輸入屬于（ 1）邏輯 0；（ 2）邏輯1；（ 3）輸入位于過渡區(qū)，輸出不確定，為禁止 狀態(tài)。 今有一個(gè) 3 輸入端與非門，已知輸入端 A、 B 輸出端 F 的波形如圖題 所示，問輸入端 C 可以有下面（ 1）、（ 2）、（ 3）、（ 4）、（ 5）中的哪些波形？ [解 ] (1)、 (2)、 (3)、 (5) 有一邏輯系統(tǒng)如圖題 所示，它的輸入波形如圖中所示。 [解 ] D D2 和 D3 全部處于截止?fàn)顟B(tài)。 Statement a： z = not X and not Y； Statement b： z = not (X or Y)； AB 01 11 10 00 00 01 11 10 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 7 CD AB 01 11 10 00 00 01 11 10 0 0 1 0 1 0 0 1 1 0 0 1 6 CD AB 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 3 CD 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 0 4 0 01 00 11 10 00 01 11 10 CD 01 00 11 10 AB 00 01 11 10 A 0 0 1 1 1 1 0 1 5 BC 01 00 11 10 0 1 8 Statement c： z = not X and Y； [答 ] Statement a 和 Statement b 的意義相同，它們都是表示 Z X Y X Y? ? ? +。實(shí)體描述一個(gè)設(shè)計(jì)單元的外部接口以及連接信號(hào)的類型和方向；結(jié)構(gòu)體描述設(shè)計(jì)單元內(nèi)部的行為，元件及連接關(guān)系，結(jié)構(gòu)體定義出了實(shí)體的功能。 一個(gè) VHDL 模塊是否必須有一個(gè)實(shí)體和一 個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。字符 a 和 b 的數(shù)據(jù)類型是 BIT， c 是 INTEGER， 執(zhí)行操作 c = a + b。 用卡諾圖將下列邏輯函數(shù)化簡為最簡與 或式 ① CABCABL ??? ；② CABCABL ??? ； ③ ))()(( DCBADCBADCBAL ?????????? ； ④ DCABDDCBCBAL ???? )]([ ； ⑤ L=∑ (0,2,3,4,6)； ⑥ L=∑ m(2,3,4,5,9)+∑ d(10,11,12,13)； ⑦ L=∑ (0,1,2,3,4,6,8,9,10,11,12,14)。 [解 ] ① BABABAL ??? BAA?? BA?? ② L AB C A B C? ? ? ( 1)A B C AB? ? ? AB C?? ③ CBACBACBACBAL ?????? )()( CBACBAACABCABCBA ?????? CBA?? ④ DCBDCBCBABDADCACBAL ?????? CBBDADCACB ???? BDADCACB ??? BC ABD?? ⑤ L A B A B C AC? ? ? ? ( ) ( ) ( )A B A B C A C? ? ? ? ()AB AB C?? ABC? ⑥ )()( BACBCBABL ???? ( ) ( ) ( ) ( )A B B C B C A B? ? ? ? ? ( )B BC B C?? BC? ⑦ ))(( CAACCBABL ??? ABC ABC?? AC? AC?? ⑧ ))()(( DCBADCBADCBAL ?????????? L A B C D A B C D A B C D? ? ? 6 BC D A B D?? ( )( )L B C D A B D? ? ? ? ? B D AC? ? ? 下列與項(xiàng)哪些是四變量邏輯函數(shù) f(A,B,C,D)的最小項(xiàng)？ ① ABC ；② DAB ；③ DCAB ；④ ABCD 。 amp。 amp。 ＝ 1 amp。列出該電路的真值表，寫出輸出表達(dá)式。 [解 ] 先列出真值表如表解 所示，寫出輸出表達(dá)式 L A B C A B C A B C A B C? ? ? ? 一個(gè)對(duì)四個(gè)邏輯變量進(jìn)行判斷的邏輯電路。當(dāng)輸入中 1 的個(gè)數(shù)多于 0 的個(gè)數(shù)時(shí)，輸出就為 1。 [解 ](a) A BCCBABCAL ??? CBA )( ?? (b) A BCCABCBAL ??? )( CBA ?? 表題 (a) A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1