[工學(xué)]組成原理與匯編語(yǔ)言(完整版)
【正文】 本節(jié)拍 。 顯然 ， 在機(jī)器運(yùn)行的任何時(shí)刻只能處于一種周期狀態(tài) ， 因此 ，有且僅有一個(gè)觸發(fā)器被置 “ 1”。 由于各種指令的操作功能不同 ， 有的簡(jiǎn)單 ， 有的復(fù)雜 ， 因此各種指令的指令周期不盡相同 。 ? 3個(gè)控制信號(hào)： IBUSMAR， MARIBUS, MARABUS 模擬機(jī) CPU的基本組成及控制信號(hào)的設(shè)計(jì)（續(xù)） （ 9）主存數(shù)據(jù)寄存器（ MDR） 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) 第二部分：第 4章 中央處理器 ? 指令寄存器為 16位，保存 CPU與主存之間進(jìn)行信息交換的數(shù)據(jù)。有 16位地址總線（ ABUS）， 16位數(shù)據(jù)總線（ DBUS），控制總線（ CBUS）。 第二部分：第 4章 中央處理器 （ 1） CPU的功能 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) CPU的功能及基本組成 第二部分：第 4章 中央處理器 CPU功能： 控制計(jì)算機(jī)運(yùn)行存儲(chǔ)在主存儲(chǔ)器的程序，完成人們對(duì)問(wèn)題的求解工作。 ? 9個(gè)控制信號(hào)： IBUSSR， SRIBUS， SHLC，SHRC， SALC， SARC， ROLC， RORC， WB 例 3：將 RBL中一個(gè)字內(nèi)容算術(shù)左移一位 RBLIBUS， IBUSSR， SALC， WB， SRIBUS ， IBUSRBL 模擬機(jī) CPU的基本組成及控制信號(hào)的設(shè)計(jì)（續(xù)） （ 6）程序計(jì)數(shù)器（ PC） 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) 第二部分：第 4章 中央處理器 ? 程序計(jì)數(shù)器為 16位，保存 CPU將要訪問(wèn)的程序中指令的主存地址。 ? 3個(gè)控制信號(hào)： MRD， MWD， WB ? 例 5：把 MDR中的 16位字?jǐn)?shù)據(jù)按照 MAR提供的地址寫(xiě)入到主存字單元中。 一般情況下 ， 一條指令所需的最短時(shí)間為兩個(gè)機(jī)器周期：取指周期和執(zhí)行周期 。 這種方法采用統(tǒng)一的 、 具有相等時(shí)間間隔和相同數(shù)目的節(jié)拍 ， 使得所有的機(jī)器周期長(zhǎng)度都是相等的 ， 因此稱為 定長(zhǎng) CPU周期 。 如8086的一個(gè)總線周期中包含四個(gè)基本時(shí)鐘周期T1～ T4， 在 T3和 T4之間可以插入任意個(gè)等待時(shí)鐘周期 TW， 以等待速度較慢的存儲(chǔ)部件或外部設(shè)備完成讀或?qū)懖僮?。 由于各機(jī)器周期長(zhǎng)度不同 ， 故稱為 不定長(zhǎng) CPU周期 。 機(jī)器運(yùn)行在不同的機(jī)器周期時(shí) ，其對(duì)應(yīng)的周期狀態(tài)觸發(fā)器被 置 “ 1”。 指令系統(tǒng)的基本概念 指令周期是指從取指令 、 分析取數(shù)到執(zhí)行完該指令所需的全部時(shí)間 。 ? 1個(gè)控制信號(hào)： IBUSIR 模擬機(jī) CPU的基本組成及控制信號(hào)的設(shè)計(jì)（續(xù)） （ 8）主存地址寄存器（ MAR）
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1