[工學(xué)]組成原理與匯編語(yǔ)言(參考版)
2025-02-20 13:14本頁(yè)面
【正文】 如8086的一個(gè)總線(xiàn)周期中包含四個(gè)基本時(shí)鐘周期T1～ T4， 在 T3和 T4之間可以插入任意個(gè)等待時(shí)鐘周期 TW， 以等待速度較慢的存儲(chǔ)部件或外部設(shè)備完成讀或?qū)懖僮?。 一個(gè)機(jī)器周期中含有若干個(gè)時(shí)鐘周期 ， 時(shí)鐘周期的數(shù)目取決于機(jī)器周期內(nèi)完成微操作數(shù)目的多少及相應(yīng)功能部件的速度 。 如果在某個(gè)機(jī)器周期內(nèi)統(tǒng)一的節(jié)拍數(shù)無(wú)法完成該周期的全部微操作 ， 則可以延長(zhǎng)一或兩個(gè)節(jié)拍 。 由于各機(jī)器周期長(zhǎng)度不同 ， 故稱(chēng)為 不定長(zhǎng) CPU周期 。 這種方法采用統(tǒng)一的 、 具有相等時(shí)間間隔和相同數(shù)目的節(jié)拍 ， 使得所有的機(jī)器周期長(zhǎng)度都是相等的 ， 因此稱(chēng)為 定長(zhǎng) CPU周期 。 節(jié)拍的寬度取決于 CPU完成一次微操作的時(shí)間 。 二、指令周期與指令流程 第二部分：第 4章 中央處理器 指令系統(tǒng)的基本概念（續(xù)） （ 2）機(jī)器周期（續(xù)） 二、指令周期與指令流程 第二部分：第 4章 中央處理器 指令系統(tǒng)的基本概念（續(xù)） （ 3）時(shí)鐘周期（節(jié)拍） 在一個(gè)機(jī)器周期內(nèi) ， 要完成若干個(gè)微操作 。 機(jī)器運(yùn)行在不同的機(jī)器周期時(shí) ，其對(duì)應(yīng)的周期狀態(tài)觸發(fā)器被 置 “ 1”。 一般情況下 ， 一條指令所需的最短時(shí)間為兩個(gè)機(jī)器周期：取指周期和執(zhí)行周期 。 一般機(jī)器的 CPU周期有取指周期 、 取數(shù)周期 、 執(zhí)行周期 、 中斷周期等 。 二、指令周期與指令流程 第二部分：第 4章 中央處理器 指令系統(tǒng)的基本概念（續(xù)） （ 1）指令周期 機(jī)器周期又稱(chēng) CPU周期 。 指令系統(tǒng)的基本概念 指令周期是指從取指令 、 分析取數(shù)到執(zhí)行完該指令所需的全部時(shí)間 。 ? 3個(gè)控制信號(hào)： MRD， MWD， WB ? 例 5：把 MDR中的 16位字?jǐn)?shù)據(jù)按照 MAR提供的地址寫(xiě)入到主存字單元中。 （ 11）時(shí)序系統(tǒng)（ TS） ? 開(kāi)機(jī)后，負(fù)責(zé)循環(huán)往復(fù)地產(chǎn)生使機(jī)器運(yùn)轉(zhuǎn)的周、節(jié)拍及工作脈沖等信號(hào)，使控制部件在時(shí)序系統(tǒng)的配合下，能夠在相應(yīng)的時(shí)刻產(chǎn)生相應(yīng)的控制信號(hào)。 ? 4個(gè)控制信號(hào)： BUSMDR， IDBUS， MDRDBUS， MDRIBUS ? 例 4：從內(nèi)存取值到 IR中。 ? 1個(gè)控制信號(hào)： IBUSIR 模擬機(jī) CPU的基本組成及控制信號(hào)的設(shè)計(jì)（續(xù)） （ 8）主存地址寄存器（ MAR） 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) 第二部分：第 4章 中央處理器 ? 指令寄存器為 16位，保存 CPU向系統(tǒng)總線(xiàn)的地址總線(xiàn) ABUS發(fā)送的地址信息，作為 CPU訪(fǎng)問(wèn)主存的地址信息。 ? 9個(gè)控制信號(hào)： IBUSSR， SRI
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1