[工學(xué)]組成原理與匯編語言-文庫吧資料
2025-02-23 13:14本頁面
【正文】 BUS， SHLC，SHRC， SALC， SARC， ROLC， RORC， WB 例 3：將 RBL中一個字內(nèi)容算術(shù)左移一位 RBLIBUS， IBUSSR， SALC， WB， SRIBUS ， IBUSRBL 模擬機(jī) CPU的基本組成及控制信號的設(shè)計(jì)（續(xù)） （ 6）程序計(jì)數(shù)器（ PC） 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) 第二部分：第 4章 中央處理器 ? 程序計(jì)數(shù)器為 16位，保存 CPU將要訪問的程序中指令的主存地址。 ?ALU部件基本運(yùn)算 ： ADDC， SUBC， ANDC， ORC， XORC， NOTC， INCAC， DECAC等 思考：將內(nèi)部總線上兩個數(shù)相加送還給內(nèi)部總線，則需要發(fā)出的控制信號？ （ 3）寄存器組 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) 第二部分：第 4章 中央處理器 ? 8個 16位的寄存器： AX， BX， CX， DX， SI，DI， BP， SP； ? 4個控制信號： RE， WE， WB， RIBUS 模擬機(jī) CPU的基本組成及控制信號的設(shè)計(jì)（續(xù)） 的 SI DI BP SP DL DH CL CH BL BH AL AH R地址 RIBUS WB 地址R 字 /字節(jié)操作 寫某個通用寄存器 讀某個通用寄存器 將某通用寄存器內(nèi)容送內(nèi)總線 數(shù)據(jù) R RE WE （ 3）寄存器組（續(xù)） 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) 第二部分：第 4章 中央處理器 ?例 1： IBUS AX ? R地址 (AX), WE, WB BX IBUS ? R地址 (BX), RE, WB， RIBUS 模擬機(jī) CPU的基本組成及控制信號的設(shè)計(jì)（續(xù)） （ 4）總線暫存器（ RBL） 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) 第二部分：第 4章 中央處理器 例： AX W RBL： R地址（ AX） ， RE， WB、 RIBUS、 IBUSRBL ? 總線暫存器為 16位，用來暫存或鎖住 CPU內(nèi)部總線 IBUS上的數(shù)據(jù)。模擬機(jī)的 CPU主要包括： ALU，Registers， RBL（總線暫存器）， SR（移位寄存器）， PC， IR， MAR（主存地址寄存器）， MDR（主存數(shù)據(jù)寄存器）， CU， TS（時序系統(tǒng)）等。 程序控制功能、數(shù)據(jù)處理功能、操作定序功能 （ 2） CPU的基本組成 一、 CPU的總體結(jié)構(gòu)及設(shè)計(jì) CPU的功能及基本組成 第二部分：第 4章
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1