[工學(xué)]組成原理與匯編語言-展示頁
2025-02-26 13:14本頁面
【正文】 中央處理器 ? 控制部件 (CU) ? 算術(shù)邏輯運算部件（ ALU） ? Cache存儲器 ? 中斷系統(tǒng) ? 各種寄存器 ? CPU內(nèi)部數(shù)據(jù)通路 （ 1） CPU設(shè)計大致步驟 一、 CPU的總體結(jié)構(gòu)及設(shè)計 模擬機(jī) CPU的總體結(jié)構(gòu) 第二部分：第 4章 中央處理器 確定總體結(jié)構(gòu)，設(shè)計數(shù)據(jù)通路及相應(yīng)控制信號； 設(shè)計指令系統(tǒng)及時序系統(tǒng)，擬定指令流程，確定微操作控制信號； 設(shè)計產(chǎn)生各種微操作控制信號的控制部件 兩種類型 —— 組合邏輯控制器、微程序控制器 ? 單 BUS結(jié)構(gòu)： CPU、存儲器及 I/O部件掛接在一 組系統(tǒng)總線上，同步方式工作。 第二部分：第 4章 中央處理器 （ 1） CPU的功能 一、 CPU的總體結(jié)構(gòu)及設(shè)計 CPU的功能及基本組成 第二部分：第 4章 中央處理器 CPU功能： 控制計算機(jī)運行存儲在主存儲器的程序，完成人們對問題的求解工作。本次課程要點： 掌握 CPU的總體結(jié)構(gòu)及設(shè)計。 掌握指令周期與指令流程。其任務(wù)是控制著機(jī)器到主存中取出指令，根據(jù)指令功能執(zhí)行該指令，然后，再取出下一條指令繼續(xù)執(zhí)行。有 16位地址總線（ ABUS）， 16位數(shù)據(jù)總線（ DBUS），控制總線（ CBUS）。 （ 2）模擬機(jī)主機(jī)系統(tǒng)數(shù)據(jù)通路結(jié)構(gòu)及設(shè)計 一、 CPU的總體結(jié)構(gòu)及設(shè)計 模擬機(jī) CPU的總體結(jié)構(gòu) 第二部分：第 4章 中央處理器 0PC PC+1 ABUS DBUS CBUS MARABUS MAR R地址 RIBUS RE WE IBUSMAR 移位寄存器 SR FR PC IBUSPC IR IBUSIR CU TS 控制信號 主存 Memory MDR MDRDBUS MDRIBUS RBL IBUSRBL RBLIBUS ALU ADDC SUBC IBUS 寄 存 器 組 PCIBUS MUX BUSMDR IDBUS HALT 0000H 0002H FFFEH 0001H 0003H FFFFH 偶體 奇體 MRD MWR WB WB RA RB ALUIBUS ANDC ORC IBUSRA IBUSRB SHLC SALC …… ROLC IBUSSR SRIBUS WB MARIBUS （ 1） CPU內(nèi)總線（ IBUS） 一、 CPU的總體
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1