【正文】 刷新 ?DRAM內(nèi)部 有 “ 讀出再生放大電路 ” 的刷新電路 設(shè)計(jì)有僅行地址有效的刷新周期 每次刷新一行存儲(chǔ)單元 ?存儲(chǔ)系統(tǒng)的外部刷新控制電路 將刷新行地址同時(shí)送達(dá)所有 DRAM芯片 所有 DRAM芯片同時(shí)進(jìn)行一行的刷新 在一定時(shí)間間隔內(nèi)啟動(dòng)一次刷新 每次行地址增量 PC機(jī)刷新 ： 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 SRAM的控制信號(hào) ?片選 （ CS*或 CE*） 片選有效 ， 才可以對芯片進(jìn)行讀 /寫操作 無效時(shí) ， 數(shù)據(jù)引腳呈現(xiàn)高阻狀態(tài) ， 并可降低功耗 ?讀控制 （ OE*） 芯片被選中有效 ， 數(shù)據(jù)輸出到數(shù)據(jù)引腳 對應(yīng)存儲(chǔ)器讀 MEMR* ?寫控制 （ WE*） 芯片被選中的前提下 ， 若有效 ， 將數(shù)據(jù)寫入 對應(yīng)存儲(chǔ)器寫 MEMW* 示意圖 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 2. 存儲(chǔ)結(jié)構(gòu) ?存儲(chǔ)器芯片具有大量存儲(chǔ)單元 ?每個(gè)存儲(chǔ)單元擁有一個(gè)地址 ?存儲(chǔ) 1/4/8/16/32位數(shù)據(jù) ?存儲(chǔ)器芯片結(jié)構(gòu)： 存儲(chǔ)單元數(shù) 每個(gè)存儲(chǔ)單元的數(shù)據(jù)位數(shù) ＝ 2M N＝芯片的存儲(chǔ)容量 ?M＝芯片地址線的個(gè)數(shù) ?N＝數(shù)據(jù)線的個(gè)數(shù) 舉例 存儲(chǔ)結(jié)構(gòu) 2K 8 ?16K位存儲(chǔ)容量 ?11個(gè)地址引腳 ?8個(gè)數(shù)據(jù)引腳 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 讀寫存儲(chǔ)器 ?讀寫存儲(chǔ)器：可以讀出也可以寫入的存儲(chǔ)器 ?半導(dǎo)體存儲(chǔ)器采用隨機(jī)存?。嚎梢詮娜我馕恢瞄_始讀寫 ， 存取位置可以隨機(jī)確定 ， 只要給出存取位置就可以讀寫內(nèi)容 ， 存取時(shí)間與所處位置無關(guān) ?磁帶存儲(chǔ)器采用順序存?。罕仨毎凑沾鎯?chǔ)單元的順序讀寫 ， 存取時(shí)間與所處位置密切相關(guān) ?磁盤和光盤則采用直接存?。捍蓬^以隨機(jī)方式尋道 ， 以數(shù)據(jù)塊為單位順序方式讀寫扇區(qū) ?半導(dǎo)體讀寫存儲(chǔ)器是揮發(fā)性 （ Volatile） RAM， 即斷電后原保存信息丟失 半導(dǎo)體讀寫存儲(chǔ)器＝隨機(jī)存取存儲(chǔ)器地址 RAM 微 機(jī) 原 理 與 接 口 技 術(shù) } 時(shí)間局部 空間局部 時(shí)間局部和空間局部 微 機(jī) 原 理 與 接 口 技 術(shù) temp=temp/num。 inum。 第 4 版 機(jī) 械 工 業(yè) 出 版 社 求平均值函數(shù) long mean(long d[], long num) { long i,temp=0。 第 4 版 機(jī) 械 工 業(yè) 出 版 社 層次結(jié)構(gòu) ?寄存器 處理器內(nèi)部的存儲(chǔ)單元 ?高速緩存 （ Cache） 完全用硬件實(shí)現(xiàn)主存儲(chǔ)器的速度提高 ?主存儲(chǔ)器 存放當(dāng)前運(yùn)行程序和數(shù)據(jù) ， 采用半導(dǎo)體存儲(chǔ)器構(gòu)成 ?輔助存儲(chǔ)器 磁記錄或光記錄方式 磁盤或光盤形式存放可讀可寫或只讀內(nèi)容 以外設(shè)方式連接和訪問 示意圖 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 存儲(chǔ)系統(tǒng)層次結(jié)構(gòu) ?存儲(chǔ)系統(tǒng) 容量越大越好 速度較快越好 價(jià)格 （ 成本 ） 越低越好 ?當(dāng)前制造工藝的存儲(chǔ)器件： 工作速度較快的存儲(chǔ)器 ， 單位價(jià)格卻較高； 容量較大的存儲(chǔ)器 ， 雖然單位價(jià)格較低 ， 但存取速度又較慢 各種存儲(chǔ)器件需要相互配合形成完整的存儲(chǔ)系統(tǒng) 微 機(jī) 原 理 與 接 口 技 術(shù) 錢曉捷，微機(jī)原理與接口技術(shù) 第 4版 —— 基于 IA32處理器和 32位匯編語言 第 6 章 存儲(chǔ)系統(tǒng) 存儲(chǔ)系統(tǒng)層次結(jié)構(gòu) 主存儲(chǔ)器 高速緩沖存儲(chǔ)器 Cache 存儲(chǔ)管理 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 技術(shù)指標(biāo) 1. 存儲(chǔ)容量 主存存儲(chǔ)容量：以字節(jié) B（ Byte） 為基本單位 半導(dǎo)體存儲(chǔ)器芯片：以位 b （ Bit） 為基本單位 存儲(chǔ)容量以 210＝ 1024規(guī)律表達(dá) KB， MB， GB和 TB 廠商常以 103＝ 1000規(guī)律表達(dá) KB， MB， GB和 TB 2. 存取速度 存取時(shí)間：發(fā)出讀 /寫命令到數(shù)據(jù)傳輸操作完成所經(jīng)歷的時(shí)間 存取周期：兩次存儲(chǔ)器訪問所允許的最小時(shí)間間隔 存儲(chǔ)器主要用容量、速度和成本來評價(jià) 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 局部性原理 ?層次結(jié)構(gòu)解決存儲(chǔ)器件的容量 、 速度和價(jià)格矛盾 ?出色效率來源于存儲(chǔ)器訪問的局部性原理： 處理器訪問存儲(chǔ)器時(shí) ， 所訪問的存儲(chǔ)單元在一段時(shí)間內(nèi)都趨向于一個(gè)較小的連續(xù)區(qū)域 中 ?空間局部 ： 緊鄰被訪問單元的地方也將被訪問 ?時(shí)間局部 ： 剛被訪問的單元很快將再次被訪問 ?程序運(yùn)行過程中 ， 絕大多數(shù)情況都能夠直接從快速的存儲(chǔ)器中獲取指令和讀寫數(shù)據(jù)；當(dāng)需要從慢速的下層存儲(chǔ)器獲取指令或數(shù)據(jù)時(shí) ， 每次都將一個(gè)程序段或一個(gè)較大數(shù)據(jù)塊讀入上層存儲(chǔ)器 ， 后續(xù)操作就可以直接訪問快速的上層存儲(chǔ)器 微 機(jī) 原 理 與 接 口 技 術(shù) for(i=0。 i++) temp=temp+d[i]。 return (temp)。 第 4 版 機(jī) 械 工 業(yè) 出 版 社 主存儲(chǔ)器 ?主存儲(chǔ)器由半導(dǎo)體存儲(chǔ)器構(gòu)成 ?按制造工藝 ， 半導(dǎo)體存儲(chǔ)器可分為 “ 雙極型 ” 器件：存取速度快 、 集成度低 、 功耗大 、 價(jià)格高等特點(diǎn) ， 主要用于高速存儲(chǔ)場合 “ MOS型 ” 器件：集成度高 、 功耗低 、 價(jià)格便宜 ，但速度較雙極型器件慢 ， 用于通用微機(jī)的主存（ RAM和 ROM） ?按使用屬性 ， 半導(dǎo)體存儲(chǔ)器可分為 讀寫存儲(chǔ)器 RAM 只讀存儲(chǔ)器 ROM 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 1. 主要類型 ?SRAM（ 靜態(tài) RAM： Static RAM） 以觸發(fā)器為基本存儲(chǔ)單元 不需要額外的刷新電路 速度快 ， 但集成度低 ， 功耗和價(jià)格較高 ?DRAM（ 動(dòng)態(tài) RAM： Dynamic RAM） 以單個(gè) MOS管為基本存儲(chǔ)單元 要不斷進(jìn)行刷新 （ Refresh） 操作 集成度高 、 價(jià)格低 、 功耗小 ， 但速度較 SRAM慢 ?NVRAM（ 非易失 RAM： NonVolatile RAM） 帶有后備電池的 SRAM芯片 斷電后由電池維持供電 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 3. 靜態(tài)讀寫存儲(chǔ)器 SRAM ?主要被用于小型微機(jī)系統(tǒng) ?多為 “ 存儲(chǔ)單元數(shù) 8” 的存儲(chǔ)結(jié)構(gòu) ?6264 SRAM芯片 芯片容量： 64K位 存儲(chǔ)結(jié)構(gòu)： 8K 8 28腳雙列直插 （ DIP） 13個(gè)地址線： A12～ A0 8個(gè)數(shù)據(jù)線： D7～ D0 控制引腳： CS1*， CS2， OE*， WE* 無連接： NC（ No Connect） 示意圖 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 4. 動(dòng)態(tài)讀寫存儲(chǔ)器 DRAM ?DRAM芯片用一組地址引腳傳送兩批地址信號(hào) ?第一批地