【正文】 主要采用 Mealy型狀態(tài)機(jī)的結(jié)構(gòu)， 在運(yùn)算編寫當(dāng)中，使用移位求和的方法代 替 乘法、除法 運(yùn)算?？梢远x三個定子電壓空間矢量 Ua， Ub,Uc使它們的方向始終 位 于各相繞組的軸線上，而 其幅值則隨時間按正弦規(guī)律脈動，時間相位 相互 錯開的角度也是 2π /3。這樣， 我們可以看到電機(jī)旋轉(zhuǎn)磁場的問題就轉(zhuǎn)化為電壓矢量旋轉(zhuǎn)的問題 [2]。公式如下 : 1212ref ttTu u uTT?? () u11 1tT2 2t uTu2Turef 圖 電壓矢量線性組合 同樣其他不同的參考矢量位置我們采取離參考矢量最近的開關(guān)電壓矢量來進(jìn)行線性合成。如圖 我 們可以看到 6 個扇區(qū)在空間坐標(biāo)軸中將坐標(biāo)軸分成了 6 塊 Ⅰ — Ⅱ — Ⅲ — Ⅳ — Ⅴ — Ⅵ ，每塊所占的角度為 60176。//10 至 50HZ 輸出 Um=*21/2 當(dāng)輸入頻率大于基頻 50HZ 的時候我們就輸出電壓的峰值 Um為 310，當(dāng)頻率低于 10HZ 時，電壓峰值 Um為 62，如果 輸入 10至 50HZ 則按公式 2Um f??運(yùn)算，程序當(dāng)中主要采取了移位逼近的方式來完成 。其中小數(shù)的乘 除 法運(yùn)算通過移位相加的方式來逼近結(jié)果。//(3 U? 31/2 U? *T)/2/Udc。 圖 T T2按比例縮減仿真圖 當(dāng)計算出來的時間超出了限定范圍，則循環(huán)進(jìn)行按比例減少直至滿足要求。 if(X==511) N_ST1=S3。 end//扇區(qū) Ⅴ S5:begin V=6。 圖 死區(qū)模塊仿真圖 如圖 ，死區(qū)模塊的作用是當(dāng)開關(guān)導(dǎo)通的時候延時一段時間再發(fā)出導(dǎo)通信號，而關(guān)斷的時候則立即發(fā)出關(guān)斷信號，以確保開關(guān)電路的可靠工作。 見附錄 5，這里使用了單片機(jī)給定頻率信號，頻率輸入到 FPGA 開發(fā)板，經(jīng)過SVPWM 算法運(yùn)算后輸出出六路 PWM 信號，并且將這六路信號通過一個驅(qū)動電路，來驅(qū)動一臺小型的三相交流電機(jī)。 28 5 總結(jié)與展望 本文總結(jié)了以 FPGA 作為硬件基礎(chǔ)， Verilog HDL 作為軟件基礎(chǔ)，將 SVPWM的理論運(yùn)算通過軟件編程實現(xiàn)， 給出了整個運(yùn)算過程的核心運(yùn)算公式， 并 且通過仿真驗證，硬件濾波電路搭建的驗證， 使用硬件驅(qū)動一臺三相交流電機(jī)， 說明了整個設(shè)計的正確性，將理論上的算法實現(xiàn)到實際當(dāng)中去。當(dāng)電源 頻率上升到一定的時候，開關(guān)矢量就無法通過線性組合的方式來合成參考矢量，在程序中的反映是兩個開關(guān)矢量的持續(xù)時間之和超出了調(diào)制周期的時間，那么在這里，當(dāng)它超出了調(diào)制周期的時間，我們則按比例縮減到時間的允許范圍內(nèi) 。 else X=X+1。 end//扇區(qū) Ⅲ S3:begin V=4。 if(X==170) N_ST1=S1。 過調(diào)制處理模塊主要程序： if((T_1Tpwm)||(T_2Tpwm)||((T_1+T_2)Tpwm))//當(dāng) T1和 T2的時間和或者任意一個大于調(diào)制周期 Tpwm begin T_1=T_1*9/10。 開關(guān)導(dǎo)通時間計算 模塊 圖 計算 T T2模塊 28 開關(guān)時間導(dǎo)通時間計算模塊主要由 Solve_X_Y_Z(求解中間變量 )、Solve_T1_T2(求解導(dǎo)通時間 T T2)、 Manage_T1_T2(過調(diào)制處理 ) 三個功能模塊 組成。 三相電壓矢量 發(fā)生模塊 圖 三相電壓矢量發(fā)生模塊 這 一 模 塊 的 功 能 塊 主 要 由 三 個 模 塊 組 成 ， ROM_CTR 、 COS_ROM 、Serial_Paralell 三個模塊組成， 三相電壓矢量發(fā)生模塊輸入電壓頻率 F 和時鐘信號 CLK， ROM_CTR 模塊將輸入的頻率通過運(yùn)算轉(zhuǎn)化為 計數(shù)時鐘脈沖的次數(shù)進(jìn)行計數(shù)，以此達(dá)到改變參考三相電壓矢量的旋轉(zhuǎn)角度的周期變化，并且輸出端口ADD 周期輸出角度。 合成參考矢量 為了使矢量對稱，這里主要采取七段式的開關(guān)模式進(jìn)行矢量合成方式，每個扇區(qū)的開關(guān)組合方式 [6]見表 表 開關(guān)順序 表 扇區(qū) 開關(guān)模式 Ⅰ 000 100 110 111 110 100 000 Ⅱ 000 010 110 111 110 010 000 Ⅲ 000 010 011 111 011 010 000 Ⅳ 000 001 011 111 011 001 000 Ⅴ 000 001 101 111 101 001 000 Ⅵ 000 100 101 111 101 100 000 3 基于 FPGA 的 SVPWM 算法的軟件設(shè)計 本章主要介紹了使用 Altera 公司的軟件 Quartus II 來對上章所講述 28 的算法進(jìn)行編程實現(xiàn)，主要采用了 Verilog HDL 編程 語言和圖形編輯的方式來進(jìn)行軟件編程，并使用 Altera Modelsim 軟件對其編程結(jié)果進(jìn)行仿真驗證 。 1 0 00 1 00 1 10 0 11 0 1ⅢⅠⅤⅣⅥⅡu1u3u4u5u6u7u8u21 1 00 0 01 1 1 圖 扇區(qū)分布圖 28 空間矢量控制 算法 恒壓頻比 在 異步電 機(jī)的 VVVF 系統(tǒng)當(dāng)中，進(jìn)行電機(jī)調(diào)速時為了 保持電機(jī)每極磁通量為額定值不變可以由以下公式得 s NsE f N k ?? () 式中 gE 為隙磁通在定子每相中感應(yīng)電動勢的有效值 (V)； 1f 為定子頻率 (Hz)； sN 定子每相繞組串聯(lián)匝數(shù)； Nsk 定子基波繞組系數(shù)； m? 每極氣隙磁通量 (Wb)。 如果我們 分析其開關(guān)矢量，如圖 ，取上橋臂開關(guān) VT VT VT5導(dǎo)通時取 1，下橋臂 VT VT VT2 導(dǎo)通時取 0可得 8 種開關(guān)狀態(tài) ，而 8 種開關(guān)狀態(tài)形成圖 [2]。 其中合成矢量 uref以 電源角頻率 ω 1為電氣角速度作恒速旋轉(zhuǎn) [2]。 文中主要采用 Altera 公司的 Modelsim Altera 這款仿真軟件對所編寫的軟件進(jìn)行功能仿真，先在軟件上進(jìn)行軟件仿真 確保 無誤后才進(jìn)行硬件調(diào)試 ， 提高設(shè)計效率 。 FPGA 與 DSP 相比有以下幾個特點(diǎn)： (1)DSP 只能產(chǎn)生固定 6路或者 12路的 PWM波， FPGA 只要硬件資源足夠則可產(chǎn)生多路 PWM； (2)DSP 需要占用 CPU 資源，而 FPGA 以其獨(dú)特的結(jié)構(gòu)特點(diǎn)硬件實現(xiàn)功能； (3)純硬件并行處理，可靠性高，速度快； (4)設(shè)計靈活，可任意定制硬件。 但是 SVPWM 在算法的數(shù)字實現(xiàn)上較 SPWM 困難，主要原因是 SVPWM在實現(xiàn)過程中，需要進(jìn)行一些幾何變換和運(yùn)算，所以它 的運(yùn)算量比較大，導(dǎo)致普通單片機(jī)已經(jīng)無法滿足運(yùn)算要求，無法保證實時性要求，所以 這里 需要一種快速器件才能 滿足 性能要求。例如圖 ，其中 a 為矩形脈沖， b 為三角形脈沖， c 為正弦半波脈沖，但他們的面積都 相等 ，那么，當(dāng)它們脈沖函數(shù) 為 d 所示時即 δ (t)，環(huán)節(jié)的響應(yīng)即為該環(huán)節(jié)的脈沖過度函數(shù)。 ) 28 基于 FPGA 的 SVPWM 算法的實現(xiàn) 1 緒論 空間矢量控制 技術(shù) 直流電 機(jī) 和交流電 機(jī) 在 19 世紀(jì)先后誕生， 鑒于直流 電機(jī) 具有優(yōu)越的調(diào)速性能， 高性能 的 可調(diào)速 場合 都采用直流電 機(jī) ，而約占 所有 電 機(jī) 總?cè)萘?80%以上的不變速拖動系統(tǒng)則采用 了 交流電機(jī)，交流調(diào)速系統(tǒng)多種方案雖然 已經(jīng) 早已 問世，并已 經(jīng) 投入到了 實際應(yīng)用 當(dāng)中 ， 但是 其性能卻始終無法與 直流 調(diào)速系統(tǒng) 相比 。程序 采用 Mealy型狀態(tài)機(jī)的程序結(jié)構(gòu) ，以 達(dá)到增加硬件資源的利用率 ， 結(jié)構(gòu)清晰， 便于數(shù)字設(shè)計 的目的。 關(guān)鍵詞： SVPWM； FPGA；空間矢量脈寬調(diào)制； Verilog HDL The Realization of SVPWM Algorithm Based on FPGA Abstract: To realize digital SVPWM algorithm, this paper adopted in hardware based on FPGA, and gives the specific algorithm of SVPWM algorithm based on FPGA and the software design. FPGA program written in this p